專利名稱：具有內置自測的dram存儲器控制器及其方法
技術領域：
本發(fā)明涉及處理設備中的安全性。
背景技術：
板上動態(tài)隨機存取存儲器(DRAM)在基于集成電路(IC)，諸如系統(tǒng)級芯片(SoC)，的消費電子產品中的應用非常普遍。多個IC或SoC通過利用超過75個互連的大規(guī)模并行高速接口與DRAM接口，它們都必須滿足非常緊的時間預算。隨著每一代DRAM，時間預算逐漸變得更緊。當前，隨著雙數據速率3(DDR3)版本的DRAM，時間裕度可能只有幾微微秒那么少或更少。IC和SoC嚴重依賴于其與DRAM的接口的穩(wěn)定性。這種接口上的任何故障都會實際上致使最終產品無法使用。IC/SoC設計者、印刷電路板(PCB)設計者以及將所有部件集成到最終產品中的原始設備制造商(OEM)共同分擔測試這種具有挑戰(zhàn)性的接口的重擔。視頻/圖形軟件應用可以用于執(zhí)行這種測試。軟件工程師通常依靠穩(wěn)定的硬件來進行強度測試并調試其應用。但是當硬件不穩(wěn)定時，很難區(qū)分硬件故障和軟件故障。這使得調試過程對雙方而言都很難。即使假定軟件應用是完全穩(wěn)定的(沒有程序錯誤)，如果發(fā)生故障，也無法提供任何有意義的硬件調試信息。這是因為應用大多是在實際硬件故障發(fā)生之后才檢測并報告所述故障，并且因此無法保存故障系統(tǒng)的配置。由于軟件應用包括與多個硬件引擎(視頻、圖形、同時運行的處理器)的交互，所以通常很難再現準確的故障。這是因為造成故障的事件可能在連續(xù)迭代中不同地排列。總而言之，由于SoC-DRAM子系統(tǒng)采用復雜的軟件應用，所以很難并且有時不可能找出硬件故障的根本原因。在其他系統(tǒng)中，SoC內部或外部的主機(CPU)可以協(xié)作進行測試。主機與DMA引擎一起將數據寫入幀緩沖器，隨后將其讀回并進行比較。此技術可以使用戶很好地控制這種類型的測試，并且如果發(fā)生故障，還可以提供調試數據。但是其可能無法為接口提供足夠的測試。主機只能執(zhí)行有限數量的所標示的讀事務。這就導致接口上出現空閑周期，這大大降低了測試的成效?？商鎿Q地，主機可以利用DMA引擎執(zhí)行大的寫和讀突發(fā)(read burst),以便增加帶寬(減少空閑周期)。由于各單個讀和寫事務不是交錯進行的，所以無法提供足夠的測試。通過這種系統(tǒng)和本發(fā)明的比較，常規(guī)和傳統(tǒng)方法的其他限制和缺陷對于本領域普通技術人員而言將變得明顯。
圖1給出可以包括按照本發(fā)明的實施例的處理系統(tǒng)100的示例設備11-16的圖形表不。圖2給出按照本發(fā)明的實施例的處理系統(tǒng)100的框圖表示。圖3給出按照本發(fā)明的實施例的內置自測單元140的框圖表示。圖4給出按照本發(fā)明的其它實施例的視頻處理系統(tǒng)100’的框圖表示。圖5給出按照本發(fā)明的實施例的視頻編碼系統(tǒng)200的框圖表示。
圖6給出按照本發(fā)明的實施例的視頻解碼系統(tǒng)202的框圖表示。圖7給出按照本發(fā)明的實施例的視頻代碼轉換系統(tǒng)204的框圖表示。圖8給出按照本發(fā)明的實施例的視頻分發(fā)系統(tǒng)175的框圖表示。圖9給出按照本發(fā)明的實施例的視頻存儲系統(tǒng)179的框圖表示。圖10給出按照本發(fā)明的實施例的方法的流程圖表示。
具體實施例方式圖1給出可以包括按照本發(fā)明的實施例的處理系統(tǒng)100的示例設備11-16的圖形表示。具體地，這些示例設備包括數字視頻記錄器/機頂盒11、電視機或監(jiān)視器12、無線電話設備13、計算機14和15、個人視頻播放器16或包括處理系統(tǒng)100的其他設備。處理系統(tǒng)100包括與一個或多個DRAM設備、DRAM控制器以及存儲器接口協(xié)同工作的處理模塊。此外，處理系統(tǒng)包括靈活的內置自測(DBIST)單元，所述內置自測單元包括用于接收多個用戶測試選項的輸入寄存器、用于按照所述多個用戶測試選項控制存儲器接口的測試的控制器、以及與控制器耦接的用于存儲作為存儲器接口的測試結果而產生的測試數據的輸出寄存器。處理系統(tǒng)100將通過結合圖2至圖10更加詳細地進行描述，上述圖中包含了數個可選功能和特征。盡管將處理模塊100示為被集成于設備11-16的每一個中，但在本發(fā)明的可選實施例中，處理模塊100可以通過主機接口與這些主機設備中的一個或多個耦接。具體地，處理模塊100可以具有若干形狀因子中的任意一個，諸如PC卡、存儲卡、個人計算機存儲器卡國際聯(lián)合會(PCMCIA)卡、通用串行總線(USB)Cbngle (加密狗)以及能夠通過以太網連接、存儲卡接口、USB連接、火線(IEEE 1394)連接、小型計算機系統(tǒng)接口(SCSI)、PCMCIA接口或者被包含在設備11-16中的標準的或專用的其他接口與一個或多個主機設備耦接的其他設備。圖2給出按照本發(fā)明的實施例的處理系統(tǒng)100的框圖表示。具體地，處理系統(tǒng)100被示為包括DRAM控制器125以及用于使SoC與一個或多個DRAM芯片110接口的存儲器接口 120。處理模塊122與可選的硬件引擎130和132協(xié)作執(zhí)行一個或多個軟件程序，諸如應用、操作系統(tǒng)、系統(tǒng)工具或其他程序。部分地，處理系統(tǒng)100通過I/O接口 134結合有線或無線設備接口、一個或多個輸入輸出設備或者與處理系統(tǒng)100耦接的一個或多個其他外圍設備來接收至少一個輸入信號90并產生至少一個輸出信號92。處理模塊122以及硬件引擎130和132每一個都可以利用單個處理設備或多個處理設備來實現。這種處理設備可以是微處理器、協(xié)處理器、微控制器、數字信號處理器、微型計算機、中央處理單元、現場可編程門陣列、可編程邏輯器件、狀態(tài)機、邏輯電路、模擬電路、數字電路、和/或基于存儲在存儲器——諸如DRAM 110或每個設備內部的存儲器中的操作指令來處理數據的任意設備。具體地，當處理模塊122或硬件引擎130和132通過狀態(tài)機、數字電路和/或邏輯電路實現其一個或多個功能時，存儲相應操作指令的存儲器可以被內置于包括所述狀態(tài)機、模擬電路、數字電路和/或邏輯電路的電路中。雖然示出了特定的總線架構，但是按照本發(fā)明同樣可以利用一個或多個模塊之間的直接連接和/或附加總線來實現替代架構。盡管結合SoC 102示出了處理系統(tǒng)100，但是其他集成電路配置同樣是可能的。
存儲器接口 120可以包括物理層(PHY)、高速10、封裝襯底以及PCB跡線，所述PCB 跡線在DRAM2110和DRAM控制器125之間提供高速雙向通信。具體地，所述存儲器接口可以提供以800MHz運行的高速并行接口，然而，也可以采用更高或更低的頻率。在許多情況下， 存儲器接口對交叉耦接、電力和接地開關噪聲、電壓和溫度變化、來自其他PCB部件的電磁干擾(EMI)等敏感。此外，可能需要精確平衡DRAM 110和存儲器接口 120之間的互連的長度。如結合圖1所討論的，包括用于測試存儲器接口 120的DBIST單元140。與在測試最近已有的管芯上(on-die)靜態(tài)隨機存取存儲器(SRAM)的情況下使用的一般BIST單元不同，DBIST 140測試到一個或多個片外(off-chip)DRAM設備110的存儲器接口 120。具體地，DBIST 140與諸如處理模塊122的內部主機或外部主機142協(xié)作以便啟動存儲器接口 120的測試并分析作為測試的結果而接收的測試結果。與DBIST 140的操作有關的進一步細節(jié)，包括若干可選功能和特征，將結合后面的圖3和圖10進行描述。圖3給出按照本發(fā)明的實施例的內置自測單元140的框圖表示。具體地，DBIST 140包括輸入寄存器216，用于接收并存儲來自主機225的多個用戶測試選項，所述主機225 是諸如處理系統(tǒng)100的內部主機或外部主機142，諸如外部個人計算機(PC)或其他主機設備。控制器200，諸如狀態(tài)機或其他處理設備，按照用戶測試選項控制存儲器接口 120的測試。輸出寄存器214存儲作為存儲器接口 120的測試結果而產生的測試數據，以供主機225 檢索和分析。此外，DBIST單元140包括事務調度器202、地址模式產生器204、隨機數產生器206、寫數據模式產生器208、模式存儲器210、調試信息存儲器212、選擇器218和219以及錯誤確定單元228。在本發(fā)明的實施例中，片上SRAM用于實現模式存儲器210和調試信息存儲器212。通過將DC-DBIST引擎附近的若干大型SRAM鏈接在一起，可以節(jié)省大量區(qū)域。在操作中，DBIST 140向DRAM控制器125發(fā)出讀寫命令220、事務地址222以及在可應用時，發(fā)出寫數據和字節(jié)使能224。作為響應，DBIST自測單元140接收來自DRAM控制器125的讀數據226，所述讀數據2 可以與被寫入錯誤確定單元2 中的數據進行比較以便識別錯誤。作為響應，可以將引發(fā)錯誤的條件存儲在輸出寄存器214中以便進行分析。DBIST 140允許用戶長時間地選擇性地給系統(tǒng)施加壓力到其全部容量(帶寬)。這意味著沒有/極少有系統(tǒng)處于空閑的周期。交錯進行讀寫事務，以便測試共享的雙向數據總線?？梢噪S機化或改變事務的先后順序，以便確定對特定事務模式的敏感性，以便，例如， 避免事務B總是跟在事務A后面的測試過程。地址、數據以及寫字節(jié)使能都可以被隨機化， 以便針對信號完整性問題，諸如同時轉換輸出(SSO)以及符號間干擾(ISI)，進行測試。DBIST 140提供一種測試存儲器接口 120的靈活并且健壯的方法。如上所討論的， 控制器200響應于多個用戶測試選項，來控制測試。用戶測試選項可以包括由控制器200使用來控制事務調度器202產生讀寫命令220的選項。例如，用戶測試選項可以規(guī)定讀事務和寫事務之間交錯的程度，以及與讀事務突發(fā)和寫事務突發(fā)的大小有關的大小指示符等。用戶測試選項可以進一步包括由控制器200使用來控制事務地址222的產生的選項。具體地， 基于地址模式產生器204產生的地址模式或者隨機數產生器206產生的隨機DRAM地址，可以產生事務地址并由選擇器218對其進行選擇。此外，基于寫數據模式產生器208產生的固定模式或者隨機數產生器206產生的隨機寫數據和/或字節(jié)使能，可以產生寫數據和字節(jié)使能2M并由選擇器219對其進行選擇。此外，用戶測試選項可以規(guī)定其他測試參數，諸如指示響應于故障而要被存儲在輸出寄存器中的測試數據的測試數據選擇、指示存儲器接口的測試的持續(xù)時間——例如，從1毫秒至許多天——的測試持續(xù)時間選擇、以及具有指示控制器200是否在故障的情況下產生主機中斷的值的主機中斷選擇。雖然被示為單獨的塊，但是錯誤確定單元2 可以被合并到控制器200的操作中， 或者在控制器200的控制下進行操作。當檢測到錯誤時，故障地址被傳遞給調試信息存儲單元212，并與所期望的且不正確的數據一起被傳遞給輸出寄存器214以便幫助調試?？刂破?00還存儲其自身的配置，以便允許主機重復觸發(fā)故障并且在附到故障系統(tǒng)的邏輯分析器/示波器上有可能捕獲非法事務。此處理有助于確定故障的根本原因并找到適當的解決方案。如上所討論的，通過用戶控制的輸入寄存器216，DBIST 140可以被高度配置。為了執(zhí)行存儲器接口 120的完全測試，可以利用默認的或用戶選擇的寄存器設置觸發(fā)引擎。 例如，可以設置用戶測試選項，以便通過發(fā)出一系列交錯的寫和讀事務的長突發(fā)和短突發(fā)， 最大化接口上的活動(或者最小化空閑周期)?？梢杂墒聞照{度器202偽隨機化讀/寫命令 220的先后順序，從而測試所有可能的組合。由專用模式產生器塊204和208以及隨機數產生器產生固定和隨機事務地址222、寫數據和字節(jié)使能模式224的組合。在寫事務情況下， 將重要的參考數據存儲在模式存儲器210中，以便其能夠用于驗證后來的讀數據226。在不匹配的情況下，將事務地址、參考數據和/或讀數據2 存儲在調試信息存儲器212中，以便以后可以檢索所述數據以便理解、重建并確定根本原因和故障機制。一旦觸發(fā)DBIST 140，就不需要來自外部主機的干預，即控制邏輯具有管理自身的智能。可以允許DBIST 140運行任意可變持續(xù)時間，其范圍從1毫秒到若干小時或者甚至若干天，其中包括例如系統(tǒng)老化測試。DBIST 140允許系統(tǒng)設計者和OEM驗證其PCB設計以及DRAM子系統(tǒng)而不需要等待最終應用。為了幫助調試，DBIST 140保存其自身控制器的配置，以便可以重復地觸發(fā)故障，它將故障地址連同所期望的不正確數據一起存儲，并且如果檢測到故障，則可選地中斷主機。DBIST 140可結合SoC應用級驗證(SoC bring-up)使用，以便以變化的處理、電壓和溫度(PVT)執(zhí)行硅特性測試。DBIST 140可以進一步用在用戶PCB/系統(tǒng)應用級驗證中， 以便驗證用戶設計，而不需要等待最終應用，由此加速設計進度。DBIST 140與自動測試設備(ATE)協(xié)作，以便以最小測試時間檢測硅缺陷，由此降低生產成本。圖4給出按照本發(fā)的另一實施例的視頻處理系統(tǒng)100’的框圖表示。具體地，視頻處理系統(tǒng)100’包括處理系統(tǒng)100的采用公用參考標號指示的元件。視頻處理系統(tǒng)包括SoC 102’，它具有用于實現視頻處理功能的視頻引擎150和圖形引擎152。在一個例子中，DRAM 110中的一個或多個可以用于實現幀緩沖器，所述幀緩沖器用于存儲與此處理有關的所有中間和最終的視頻數據。DBIST單元140如結合圖2和3所描述的那樣但在此可替換環(huán)境的上下文中操作。信號接口巧4接收視頻信號110，并輸出經過，例如，加擾、去擾、編碼、解碼、代碼轉換和/或其他視頻處理處理視頻信號110而產生的處理后的視頻信號。盡管稱作視頻信號，但是視頻信號110和處理后的視頻信號112每一個可以包括相關音頻分量。如此處所使用的，除了將視頻信號Iio從一種編碼視頻格式代碼轉換成另一種編碼視頻格式(MPEG1， 2，4到H. 264等)以便形成處理后的視頻信號112之外，代碼轉換也可以包括速率轉換 (transrating)、密碼轉換(transcrypting)和 / 或縮放轉換(transcaling)視頻信號 110， 以便產生處理后的視頻信號112。代碼轉換可以進一步包括將視頻信號110的音頻部分代碼轉換為不同的采樣速率、編碼標準或其他數字格式、立體聲到單聲道等。通過無線接收器，經由WLAN、藍牙連接、紅外連接、無線電話接收器或其他無線數據連接、或者有線調制解調器或其他網絡適配器，信號接口 IM可以接收視頻信號110，所述網絡適配器使用有線接收器或其他設備從LAN、因特網、電纜網、電話網或其他網絡或者從另一設備接收解密信號。信號接口巧4還可以根據以太網協(xié)議、存儲卡協(xié)議、USB協(xié)議、 火線(IEEE 1394)協(xié)議、SCSI協(xié)議、PCMCIA協(xié)議或者標準的或專用的其他協(xié)議接收視頻信號 110。視頻信號110和處理后的視頻信號112每一個都可以是以多種視頻格式中的任意一種的、具有或不具有相關的音頻分量的模擬或數字視頻信號。這種模擬視頻信號可以包括格式，諸如國家電視系統(tǒng)委員會制式(NTSC)、逐行倒相制式(PAL)或順序彩色與存儲器制式(SECAM)。這種數字視頻格式可以包括格式，諸如H. 264.MPEG-4部分10高級視頻編碼 (AVC)或其他數字格式，諸如運動圖像專家組(MPEG)格式(諸如MPEG1、MPEG2或MPEG4)、 Quicktime格式、Real Media格式、視窗媒體視頻(WMV)、音視頻交錯(AVI)、高清晰度媒體接口(HDMI)、或者標準的或專用的另一數字視頻格式。可以將視頻信號110和/或處理后的視頻信號112接口到相關聯(lián)的機頂盒、電視接收器、個人計算機、電纜電視接收器、衛(wèi)星廣播接收器、寬帶調制解調器、3G收發(fā)器、廣播衛(wèi)星系統(tǒng)、網際協(xié)議(IP)TV系統(tǒng)、因特網、數字視頻盤播放器、數字錄像機或其他視頻設備。在本發(fā)明的實施例中，視頻信號110和/或112可以包括廣播視頻信號，諸如電視信號、高清晰度電視信號、增強高清晰度電視信號或其他廣播視頻信號，所述其他廣播視頻信號已經經無線介質直接地或通過一個或多個衛(wèi)星或其他中繼站或者通過電纜網、光網或其他傳輸網絡地進行傳輸。此外，視頻信號110和/或處理后的視頻信號112可以從所存儲的視頻文件中產生、從記錄介質(諸如磁帶、磁盤或光盤)中回放，并且可以包括通過公共或專用網絡進行傳輸的流視頻信號，所述公共或專用網絡諸如局域網、廣域網、城域網或因特網。在操作中，視頻處理模塊100’被耦接到接收模塊100以編碼、速率轉換、密碼轉換、 縮放轉換和/或代碼轉換視頻信號110中的一個或多個，以形成處理后的視頻信號112。圖5給出按照本發(fā)明的實施例的視頻編碼系統(tǒng)200的框圖表示。具體地，視頻編碼系統(tǒng)200，諸如視頻處理系統(tǒng)100，，按照H. 264.MPEG-4部分10高級視頻編碼(AVC)或其他數字格式——諸如運動圖像專家組(MPEG)格式(諸如MPEGl、MPEG2或MPEG4)、VC-1(SMPTE 標準421M)、Quicktime格式、Real Media格式、視窗媒體視頻(WMV)、音視頻交錯(AVI)、高清晰度媒體接口(HDMI)、或者標準的或專用的另一數字視頻格式或者其他視頻格式——的許多功能和特征進行操作，以便編碼視頻輸入信號110，從而形成處理后的視頻信號112。圖6給出按照本發(fā)明的實施例的視頻解碼系統(tǒng)202的框圖表示。具體地，視頻解碼系統(tǒng)202，諸如視頻處理系統(tǒng)100，，按照H. 264.MPEG-4部分10高級視頻編碼(AVC)或其他數字格式——諸如運動圖像專家組(MPEG)格式(諸如MPEGl、MPEG2或MPEG4)、VC-1(SMPTE 標準421M)、Quicktime格式、Real Media格式、視窗媒體視頻(WMV)、音視頻交錯(AVI)、高清晰度媒體接口(HDMI)、或者標準的或專用的另一數字視頻格式或者其他視頻格式——的許多功能和特征進行操作，以便解碼視頻輸入信號110，從而形成處理后的視頻信號112。圖7給出按照本發(fā)明的實施例的視頻代碼轉換系統(tǒng)204的框圖表示。具體地， 視頻代碼轉換系統(tǒng)204，諸如視頻處理系統(tǒng)100，，按照H. 264, MPEG-4部分10高級視頻編碼(AVC)或其他數字格式——諸如運動圖像專家組(MPEG)格式(諸如MPEG1、MPEG2或 MPEG4)、VC-I (SMPTE 標準 421M)、Quicktime 格式、Real Media 格式、視窗媒體視頻(WMV)、 音視頻交錯(AVI)、高清晰度媒體接口(HDMI)、或者標準的或專用的另一數字視頻格式或者其他視頻格式——的許多功能和特征進行操作，以便代碼轉換視頻輸入信號110，從而形成處理后的視頻信號112。圖8給出按照本發(fā)明的實施例的視頻分發(fā)系統(tǒng)175的框圖表示。具體地，處理后的視頻信號112通過傳輸路徑122被傳輸給視頻解碼器202。接著，視頻解碼器202可以操作以解碼處理后的視頻信號112以便在諸如電視機10、計算機20或其他顯示設備的顯示設
備上顯不。 傳輸路徑122可以包括無線路徑，所述無線路徑按照諸如802. 11協(xié)議、WIMAX協(xié)議、藍牙協(xié)議等之類的無線局域網協(xié)議運行。此外，傳輸路徑可以包括有線路徑，所述有線路徑按照諸如USB協(xié)議、高清晰度多媒體接口(HDMI)協(xié)議、以太網協(xié)議或其他高速協(xié)議之類的有線協(xié)議運行。圖9給出按照本發(fā)明的實施例的視頻存儲系統(tǒng)179的框圖表示。具體地，設備11 是具有內置數字錄像機功能的機頂盒、獨立的數字錄像機、DVD記錄器/播放器或將處理后的視頻信號112存儲在存儲器181中以便在諸如電視機12的視頻顯示設備上顯示的其他設備。存儲器181可以包括硬盤驅動器、光盤驅動器或其他盤驅動器、只讀存儲器、隨機存取存儲器、易失性存儲器、非易失性存儲器、靜態(tài)存儲器、動態(tài)存儲器、閃速存儲器、高速緩沖存儲器、和/或存儲數字信息的任意設備。存儲器181可以被集成在設備11中，或者通過網絡、有線線路耦接或其他連接而被耦接到設備11。盡管視頻編碼器200被示出為單獨的設備，但它也可以被結合到設備11中。盡管示出了這些具體設備，但是視頻存儲系統(tǒng)179可以包括硬盤驅動器、閃速存儲器設備、計算機、DVD燒錄器或者能夠如此處所述的那樣按照結合本發(fā)明的特征和功能描述的方法和系統(tǒng)產生、存儲、解碼和/或顯示視頻流220的任意其他設備。圖10給出按照本發(fā)明的實施例的方法的流程圖表示。具體地，給出了與結合圖 1-8所述的一個或多個功能和特征結合使用的一種方法。在步驟400，集成電路通過存儲器接口與至少一個動態(tài)隨機存取存儲器(DRAM)接口。在步驟402，接收多個用戶測試選項。 在步驟404，按照所述多個用戶測試選項測試存儲器接口。在步驟406，存儲作為存儲器接口的測試結果而產生的測試數據。在本發(fā)明的實施例中，存儲器接口的測試包括多個讀事務和多個寫事務，并且所述多個用戶測試選項可以包括所述多個讀事務和所述多個寫事務之間交錯的程度。存儲器接口的測試可以包括多個讀事務突發(fā)和多個寫事務突發(fā)，并且所述多個用戶測試選項可以包括大小指示符，所述大小指示符與以下中的至少一個相關所述多個讀事務突發(fā)的大??； 以及所述多個寫事務突發(fā)的大小。多個用戶測試選項可以包括地址產生選擇，并且步驟404 可以包括產生DRAM地址序列；產生多個隨機DRAM地址；以及基于地址產生選擇，在DRAM地址序列和多個隨機DRAM地址之間進行選擇。多個用戶測試選項可以包括字節(jié)使能產生選擇，并且步驟404可以包括產生字節(jié)使能的模式；產生多個隨機字節(jié)使能；以及基于字節(jié)使能產生選擇，在字節(jié)使能的模式和多個隨機字節(jié)使能之間進行選擇。多個用戶測試選項可以包括寫數據產生選擇，并且步驟404可以包括產生寫數據的模式；產生多個隨機數據；以及基于寫數據產生選擇，在寫數據的模式和多個隨機寫數據之間進行選擇。多個用戶測試選項還可以包括指示響應于故障而要被存儲在輸出寄存器中的測試數據的測試數據選擇、指示測試存儲器接口的持續(xù)時間的測試持續(xù)時間選擇、和/或具有第一值和第二值的主機中斷選擇，所述第一值表示在發(fā)生故障的情況下有中斷產生，所述第二值表示在發(fā)生故障的情況下沒有主機中斷產生。步驟404可以包括在發(fā)生故障的情況下，響應于主機中斷選擇，選擇性地產生主機中斷。盡管此處已經清楚地描述了本發(fā)明的各個功能和特征的特定組合，但是這些特征和功能的其他組合是可能的，其不受此處所公開的特定例子的限制，并且明顯包括在本發(fā)明的范圍內。如本領域普通技術人員將進一步理解的那樣，此處所使用的術語“耦接”包括直接耦接以及經由另一部件、元件、電路或模塊的間接耦接，其中，對于間接耦接，中間部件、元件、電路或模塊不會修改信號的信息，但會調整其電流電平、電壓電平和/或功率電平。如本領域普通技術人員還將理解的那樣，推斷出的耦接(即，通過推斷而得出的一個元件被耦接到另一個元件)包括以與“耦接”相同的方式的兩個元件之間的直接和間接耦接。如本發(fā)明的各個實施例的說明中使用的術語模塊那樣，模塊包括以執(zhí)行一個或多個功能——諸如輸入信號的處理以便產生輸出信號——的硬件、軟件和/或固件實現的功能塊。如此處所使用的，模塊可以包含其自身是模塊的子模塊。因此，此處已經描述了裝置和方法以及包括優(yōu)選實施例的若干實施例，其用于與 DRAM內置自測單元一起實現處理系統(tǒng)和視頻處理系統(tǒng)，所述DRAM內置自測單元用于測試 DRAM和存儲器接口，并且也可以用于測試其他接口和其他存儲器。此處所述的本發(fā)明的各個實施例具有將本發(fā)明區(qū)別于現有技術的特征。對于本領域技術人員而言，顯然所公開的發(fā)明可以以許多方式修改，并且可以采用除以上特別展示并描述的優(yōu)選形式之外的許多實施例。因此，所附權利要求旨在覆蓋落在本發(fā)明的真實精神和范圍內的本發(fā)明的所有修改。
權利要求
1.一種集成電路，包括存儲器接口，用于使所述集成電路與至少一個動態(tài)隨機存取存儲器(DRAM)接口 ；處理模塊，用于執(zhí)行至少一個應用；耦接到所述處理模塊和所述存儲器接口的DRAM控制器，用于結合所述應用控制對所述至少一個動態(tài)隨機存取存儲器的存??；以及耦接到所述DRAM控制器的DRAM內置自測(DBIST)單元，用于測試所述存儲器接口，所述DBIST單元包括輸入寄存器，用于接收多個用戶測試選項；耦接到所述輸入寄存器的控制器，用于按照所述多個用戶測試選項控制所述存儲器接口的測試；以及耦接到所述控制器的輸出寄存器，用于存儲作為所述存儲器接口的測試結果而產生的測試數據。
2.如權利要求1所述的集成電路，其中所述存儲器接口的測試包括多個讀事務和多個寫事務；并且其中所述多個用戶測試選項包括所述多個讀事務和所述多個寫事務之間交錯的程度。
3.如權利要求1所述的集成電路，其中所述存儲器接口的測試包括多個讀事務突發(fā)和多個寫事務突發(fā)；并且其中所述多個用戶測試選項包括與以下中的至少一項相關的大小指示符所述多個讀事務突發(fā)的大小；和所述多個寫事務突發(fā)的大小。
4.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括地址產生選擇，并且其中所述DBIST單元進一步包括耦接到所述控制器的地址模式產生器，用于產生DRAM地址序列；耦接到所述控制器的隨機數產生器，用于產生多個隨機DRAM地址；以及耦接到所述地址模式產生器和所述隨機數產生器的選擇器，用于基于所述地址產生選擇，在所述DRAM地址序列和所述多個隨機DRAM地址之間進行選擇。
5.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括字節(jié)使能產生選擇，并且其中所述DBIST單元進一步包括耦接到所述控制器的寫數據模式產生器，用于產生字節(jié)使能的模式；耦接到所述控制器的隨機數產生器，用于產生多個隨機字節(jié)使能；以及耦接到所述寫數據模式產生器和所述隨機數產生器的選擇器，用于基于所述字節(jié)使能產生選擇，在所述字節(jié)使能的模式和所述多個隨機字節(jié)使能之間進行選擇。
6.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括寫數據產生選擇，并且其中所述DBIST單元進一步包括耦接到所述控制器的寫數據模式產生器，用于產生寫數據的模式；耦接到所述控制器的隨機數產生器，用于產生多個隨機數據；以及耦接到所述寫數據模式產生器和所述隨機數產生器的選擇器，用于基于所述寫數據產生選擇，在所述寫數據的模式和所述多個隨機寫數據之間進行選擇。
7.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括測試數據選擇，所述測試數據選擇指示響應于故障而要被存儲在所述輸出寄存器中的測試數據。
8.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括測試持續(xù)時間選擇，所述測試持續(xù)時間選擇指示所述存儲器接口的測試的持續(xù)時間。
9.如權利要求1所述的集成電路，其中所述多個用戶測試選項包括具有第一值和第二值的主機中斷選擇，所述第一值指示在發(fā)生故障的情況下有中斷產生，所述第二值指示在發(fā)生故障的情況下沒有主機中斷產生，并且其中在發(fā)生故障的情況下，所述控制器響應于所述主機中斷選擇，選擇性地產生主機中斷。
10.一種方法，包括使集成電路經由存儲器接口與至少一個動態(tài)隨機存取存儲器(DRAM)接口 ；接收多個用戶測試選項；按照所述多個用戶測試選項控制所述存儲器接口的測試；以及存儲作為所述存儲器接口的測試結果而產生的測試數據。
11.如權利要求10所述的方法，其中所述存儲器接口的測試包括多個讀事務和多個寫事務；并且其中所述多個用戶測試選項包括所述多個讀事務和所述多個寫事務之間交錯的程度。
12.如權利要求10所述的方法，其中所述存儲器接口的測試包括多個讀事務突發(fā)和多個寫事務突發(fā)；并且其中所述多個用戶測試選項包括與以下中的至少一項相關的大小指示符所述多個讀事務突發(fā)的大??；和所述多個寫事務突發(fā)的大小。
13.如權利要求10所述的方法，其中所述多個用戶測試選項包括地址產生選擇，并且其中控制所述存儲器接口的測試包括產生DRAM地址序列；產生多個隨機DRAM地址；以及基于所述地址產生選擇，在所述DRAM地址序列和所述多個隨機DRAM地址之間進行選擇。
14.如權利要求10所述的方法，其中所述多個用戶測試選項包括字節(jié)使能產生選擇，并且其中控制所述存儲器接口的測試包括產生字節(jié)使能的模式；產生多個隨機字節(jié)使能；以及基于所述字節(jié)使能產生選擇，在所述字節(jié)使能的模式和所述多個隨機字節(jié)使能之間進行選擇。
15.如權利要求10所述的方法，其中所述多個用戶測試選項包括寫數據產生選擇，并且其中控制所述存儲器接口的測試包括產生寫數據的模式；產生多個隨機數據；以及基于所述寫數據產生選擇，在所述寫數據的模式和所述多個隨機寫數據之間進行選擇。
16.如權利要求10所述的方法，其中所述多個用戶測試選項包括測試數據選擇，所述測試數據選擇指示響應于故障而要被存儲在所述輸出寄存器中的測試數據。
17.如權利要求10所述的方法，其中所述多個用戶測試選項包括測試持續(xù)時間選擇，所述測試持續(xù)時間選擇指示所述存儲器接口的測試的持續(xù)時間。
18.如權利要求10所述的方法，其中所述多個用戶測試選項包括具有第一值和第二值的主機中斷選擇，所述第一值指示在發(fā)生故障的情況下有中斷產生，所述第二值指示在發(fā)生故障的情況下沒有主機中斷產生，并且其中控制所述存儲器接口的測試包括在發(fā)生故障的情況下，響應于所述主機中斷選擇，選擇性地產生主機中斷。
全文摘要
本發(fā)明涉及具有內置自測的DRAM存儲器控制器及其方法。使集成電路經由存儲器接口與至少一個動態(tài)隨機存取存儲器(DRAM)接口。接收多個用戶測試選項。按照所述多個用戶測試選項控制所述存儲器接口的測試。存儲作為所述存儲器接口的測試結果而產生的測試數據。
文檔編號G06F13/16GK102385560SQ20111024208
公開日2012年3月21日 申請日期2011年8月23日 優(yōu)先權日2010年8月25日
發(fā)明者C-C·葉, R·古普塔 申請人:Vixs系統(tǒng)公司