本發(fā)明涉及一種晶體管及其制備方法，尤其是一種鐵電薄膜晶體管及其制備方法。

背景技術：

電子信息產(chǎn)業(yè)對于擴大社會就業(yè)、推動經(jīng)濟增長、增強國際競爭力和維護國家安全具有極其重要的作用。存儲器，作為信息計算和存儲的基石，肩負著各國信息安全的重任，其發(fā)展所需的新材料、新結構和新工藝一直都被各半導體強國列入重點發(fā)展對象。鐵電存儲器是最具潛力的新型存儲器之一，采用鐵電薄膜作為存儲介質，通過微電子工藝技術與半導體集成所制成的非揮發(fā)性存儲器。與傳統(tǒng)的存儲器如flash相比，鐵電存儲器具備高的讀寫速度、抗疲勞性能突出、低功耗以及優(yōu)異的抗輻射性能等優(yōu)點，已經(jīng)在許多領域已經(jīng)得到了應用。作為其組成單元的鐵電場效應晶體管，則已經(jīng)成為目前器件研究領域的重要研究課題。然而，傳統(tǒng)鐵電存儲器存在的主要問題是：(1)feram存儲密度低，目前最大容量是128mbit；(2)與硅工藝平臺不兼容；一方面，由于傳統(tǒng)鈣鈦礦結構的鐵電薄膜材料中含有高化學活性重金屬離子，而重金屬離子是導致集成電路失效的一個致命的污染源；另一方面，傳統(tǒng)鐵電薄膜的制備溫度較高，這在提高了工藝難度的同時，也增加了鐵電薄膜與硅集成電路的交叉污染。目前交叉污染問題主要是通過建立鐵電存儲器專用生產(chǎn)線和增加工序保護元件襯底來解決。這種解決途徑不僅提高了鐵電存儲器的研制門檻，而且還增加了芯片的制造成本。(3)fefet的保持性能沒有達到商業(yè)化要求。由于傳統(tǒng)鈣鈦礦結構的鐵電薄膜被直接制備于硅襯底上時，很容易在鐵電薄膜材料與硅襯底之間形成缺陷非常多的界面層，界面缺陷會消耗鐵電薄膜的極化電荷，導致fefet的保持性能非常差。

鐵電薄膜晶體管是采用鐵電層替代普通薄膜晶體管中的絕緣層(sio2、hfo2)而制備成1t結構的非揮發(fā)鐵電存儲器。薄膜晶體管根據(jù)柵電極的位置的不同分為底柵和頂柵兩種結構，底柵結構因為制備工藝簡單而為人們的青睞，鐵電薄膜晶體管與商用的鐵電存儲器相比，具有單元結構和制備工藝簡單，鐵電薄膜層與氧化物半導體有源層的界面特性好，容易大面積集成，然而目前的鐵電薄膜晶體管大多數(shù)還是采用傳統(tǒng)pzt和sbt等鐵電薄膜材料，一般要求膜厚超過60nm才顯示出良好的鐵電性能，另外薄膜晶體管的n型半導體溝道材料發(fā)展得到了很大的發(fā)展，但是現(xiàn)在p型器件的制備比較困難，有人通過摻雜h，n等元素的zno半導體制備的tft呈現(xiàn)出了p型特性，也有探索摻雜li制備p型tft的研究，在過去的幾年時間里，氧化物作為有源層的種類和tft器件的制備工藝都有了重大的進步，p型晶體管制備困難限制了其應用領域，比如低功耗的的氧化物基的集成cmos。

技術實現(xiàn)要素：

基于此，本發(fā)明的目的在于克服上述現(xiàn)有技術的不足之處而提供一種功耗低、綠色環(huán)保的鐵電薄膜晶體管。

為實現(xiàn)上述目的，本發(fā)明所采取的技術方案為：一種鐵電薄膜晶體管，包括：

襯底；

在所述襯底上形成的底柵電極；

在所述底柵電極上形成的鐵電薄膜層；

在所述鐵電薄膜層上形成的溝道層；

在所述溝道層上形成的源電極；

以及

在所述溝道層上且同所述源電極分離形成的漏電極。

優(yōu)選地，所述鐵電薄膜層由氧化鉿基材料組成，所述氧化鉿基材料為zr摻雜hfo2材料、si摻雜hfo2材料、al摻雜hfo2材料、y摻雜hfo2材料中的至少一種。

非中心對稱的正交相氧化鉿(或其摻雜系列)材料具有鐵電性，氧化鉿基鐵電薄膜在10nm(甚至<10nm)仍可保持優(yōu)異的鐵電性，在130nm以下工藝節(jié)點及3d結構的鐵電存儲器方面展現(xiàn)了巨大的潛力。氧化鉿基鐵電材料與傳統(tǒng)鐵電材料相比，具有更高的熱穩(wěn)定性、綠色環(huán)保、介質層薄、可微型化能力強。

優(yōu)選地，所述鐵電薄膜層的厚度為5nm～30nm。此厚度的鐵電薄膜層，能更好的形成具有鐵電特性的正交相的氧化鉿及其摻雜氧化鉿。

優(yōu)選地，所述襯底由硅材料組成。

優(yōu)選地，所述底柵電極的厚度為80nm～120nm。

優(yōu)選地，所述溝道層由氧化亞錫材料組成。半導體溝道材料采用高遷移率的p型sno溝道，可以實現(xiàn)氧化物基cmos的應用。

優(yōu)選地，所述溝道層的厚度為10nm～18nm。溝道層在該厚度范圍，能更好的形成具有p型的sno。

優(yōu)選地，所述源電極的厚度為60nm～80nm，所述漏電極的厚度為60nm～80nm。

同時，本發(fā)明還提供一種上述鐵電薄膜晶體管的制備方法，包括如下步驟：

(1)利用磁控濺射工藝，在襯底上淀積柵金屬，得到底柵電極；

(2)利用原子層淀積工藝，在步驟(1)中的底柵電極上淀積氧化鉿基材料，得到鐵電薄膜層；

(3)利用脈沖激光沉積工藝，在步驟(2)中的鐵電薄膜層上進行外延生長，得到溝道層；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到半導體材料層，在半導體材料上制備源電極區(qū)域和漏電極區(qū)域，利用磁控濺射工藝，在步驟(3)所得溝道層上淀積柵金屬，形成源電極和漏電極；

(5)通過光刻和刻蝕工藝，在半導體材料層形成溝道層圖形和鐵電薄膜層圖形，得到所述鐵電薄膜晶體管。

優(yōu)選地，所述步驟(1)和步驟(4)中的柵金屬為tin或tan。對于形成具有鐵電特性的正交相的氧化鉿及其摻雜氧化鉿有利，且該金屬和鐵電材料的功函數(shù)匹配較好。

優(yōu)選地，所述步驟(1)和步驟(4)中，磁控濺射工藝的溫度為室溫。有利于后面工藝中的氧化鉿退火結晶形成具有鐵電特性的正交相。

優(yōu)選地，所述步驟(2)中，原子層淀積工藝的溫度為200℃～300℃。此溫度范圍是氧化鉿及其摻雜氧化鉿工藝窗口溫度，低于或高于該范圍，不利于氧化鉿及其摻雜氧化鉿的附著生長。

優(yōu)選地，所述步驟(3)中，脈沖激光沉積工藝(pld)的溫度為500℃～600℃。有利于形成具有p型的sno。

優(yōu)選地，所述步驟(4)和步驟(5)中的光刻工藝采用365nmi-線光致抗蝕劑。

相對于現(xiàn)有技術，本發(fā)明的有益效果為：

第一、由于本發(fā)明采用了氧化鉿基鐵電薄膜，其在10nm(甚至<10nm)仍可保持優(yōu)異的鐵電性，在130nm以下工藝節(jié)點及3d結構的鐵電存儲器方面展現(xiàn)了巨大的潛力，并且其禁帶寬度大，從而不易漏電與擊穿，從而降低晶體管工作時產(chǎn)生的功耗。

第二、由于本發(fā)明采用了sno材料作為溝道材料，由于其特殊的電子結構，具有p型高遷移率的特性，薄膜晶體管的cmos邏輯電路應用將大大提高。

第三、本發(fā)明晶體管的制備方法，與現(xiàn)有si工藝兼容性好，并且無毒、無害、綠色環(huán)保、成分簡單、熱穩(wěn)定性良好，均勻生長薄膜的工藝容易控制，可廣泛應用于高性能、低功耗大規(guī)模存儲集成電路中。

附圖說明

圖1為本發(fā)明所述鐵電薄膜晶體管的一種剖面結構圖；

圖2為本發(fā)明所述鐵電薄膜晶體管制作方法的一種流程圖；

其中，1、襯底；2、底柵電極；3、鐵電薄膜層；4、溝道層；5、源電極；6、漏電極。

具體實施方式

為更好的說明本發(fā)明的目的、技術方案和優(yōu)點，下面將結合附圖和具體實施例對本發(fā)明作進一步說明。

實施例1

本發(fā)明所述鐵電薄膜晶體管的一種實施例，本實施例所述鐵電薄膜晶體管的一種剖面結構圖如附圖1所示，包括：

襯底1；

在襯底1上形成的底柵電極2；

在底柵電極2上形成的鐵電薄膜層3；

在鐵電薄膜層3上形成的溝道層4；

在溝道層4上形成的源電極5；

以及

在溝道層4上且同源電極5分離形成的漏電極6。

鐵電薄膜層3由氧化鉿基材料組成，所述氧化鉿基材料為zr摻雜hfo2材料；鐵電薄膜層3的厚度為10nm；襯底1由硅材料組成，底柵電極2的厚度為120nm；溝道層4由氧化亞錫材料組成，溝道層4的厚度為10nm；源電極5的厚度為80nm，漏電極6的厚度為80nm。

本實施例所述鐵電薄膜晶體管的一種制備方法，包括如下步驟：

(1)利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為120nm的tin，在襯底淀積底柵電極，圖2(b)為淀積柵金屬后的結果示意圖；

(2)利用原子層淀積工藝，在溫度為280℃，壓強為15hpa的環(huán)境下，在步驟(1)中的底柵電極上淀積zr摻雜hfo2，該鐵電薄膜的厚度為10nm，圖2(c)為淀積zr摻雜hfo2鐵電薄膜后的結果示意圖；

(3)利用pld脈沖激光沉積工藝在步驟(2)中沉積的zr摻雜hfo2鐵電薄膜上外延生長溝道層sno，沉積溫度500℃，壓強0.1torr，厚度10nm，圖2(d)為外延生長溝道層sno后的結果示意圖；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，在氧化物半導體上制備兩個金屬電極區(qū)域，所述的電極區(qū)域為源電極區(qū)域和漏電極區(qū)域，通過光刻形成電極區(qū)域利用磁控濺射工藝在步驟(3)中的氧化物溝道上形成源電極和漏電極，利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為80nm的tin，在溝道sno形成源漏電極，其中，光刻工藝采用365nmi-線光致抗蝕劑；

(5)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，通過對步驟(3)中的氧化物溝道，進行光刻和刻蝕形成氧化物半導體溝道的圖形，對zr摻雜hfo2進行光刻和刻蝕，進一步形成鐵電材料的圖形，完成晶體管的制作，圖2(e)為薄膜晶體管制作完畢的結果示意圖，其中，光刻工藝采用365nmi-線光致抗蝕劑。

實施例2

本發(fā)明所述鐵電薄膜晶體管的一種實施例，本實施例所述鐵電薄膜晶體管的一種剖面結構圖如附圖1所示，包括：

襯底1；

在襯底1上形成的底柵電極2；

在底柵電極2上形成的鐵電薄膜層3；

在鐵電薄膜層3上形成的溝道層4；

在溝道層4上形成的源電極5；

以及

在溝道層4上且同源電極5分離形成的漏電極6。

鐵電薄膜層3由氧化鉿基材料組成，所述氧化鉿基材料為si摻雜hfo2材料；鐵電薄膜層3的厚度為5nm；襯底1由硅材料組成，底柵電極2的厚度為100nm；溝道層4由氧化亞錫材料組成，溝道層4的厚度為12nm；源電極5的厚度為60nm，漏電極6的厚度為60nm。

本實施例所述鐵電薄膜晶體管的一種制備方法，包括如下步驟：

(1)利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為100nm的tan，在襯底淀積底柵電極，圖2(b)為淀積柵金屬后的結果示意圖；

(2)利用原子層淀積工藝，在溫度為300℃、壓強為15hpa的環(huán)境下，在步驟(1)中的底柵電極上淀積si摻雜hfo2材料，該鐵電薄膜的厚度為5nm，圖2(c)為淀積si摻雜hfo2鐵電薄膜后的結果示意圖；

(3)利用pld脈沖激光沉積工藝在步驟2中沉積的si摻雜hfo2鐵電薄膜上外延生長溝道層sno，沉積溫度600℃，壓強0.1torr，厚度12nm，圖2(d)為外延生長溝道層sno后的結果示意圖；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，在氧化物半導體上制備兩個金屬電極區(qū)域，所述的電極區(qū)域為源電極區(qū)域和漏電極區(qū)域，通過光刻形成電極區(qū)域利用磁控濺射工藝在步驟(3)中的氧化物溝道上形成源電極和漏電極,利用磁控濺射工藝，設置濺射溫度為300℃，淀積厚度為60nm的tan，在溝道sno形成源漏電極，其中，光刻工藝采用365nmi-線光致抗蝕劑；

(5)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，通過對步驟(3)中的氧化物溝道，進行光刻和刻蝕形成氧化物半導體溝道的圖形，對si摻雜hfo2進行光刻和刻蝕，進一步形成鐵電材料的圖形，完成晶體管的制作，圖2(e)為薄膜晶體管制作完畢的結果示意圖，其中，光刻工藝采用365nmi-線光致抗蝕劑。

實施例3

本發(fā)明所述鐵電薄膜晶體管的一種實施例，本實施例所述鐵電薄膜晶體管的一種剖面結構圖如附圖1所示，包括：

襯底1；

在襯底1上形成的底柵電極2；

在底柵電極2上形成的鐵電薄膜層3；

在鐵電薄膜層3上形成的溝道層4；

在溝道層4上形成的源電極5；

以及

在溝道層4上且同源電極5分離形成的漏電極6。

鐵電薄膜層3由氧化鉿基材料組成，所述氧化鉿基材料為al摻雜hfo2材料；鐵電薄膜層3的厚度為20nm；襯底1由硅材料組成，底柵電極2的厚度為120nm；溝道層4由氧化亞錫材料組成，溝道層4的厚度為15nm；源電極5的厚度為80nm，漏電極6的厚度為80nm。

本實施例所述鐵電薄膜晶體管的一種制備方法，包括如下步驟：

(1)利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為120nm的tin，在襯底淀積底柵電極，圖2(b)為淀積柵金屬后的結果示意圖；

(2)利用原子層淀積工藝，在溫度為280℃、壓強為15hpa的環(huán)境下，在步驟(1)中的底柵電極上淀積al摻雜hfo2材料，該鐵電薄膜的厚度為20nm，圖2(c)為淀積al摻雜hfo2鐵電薄膜后的結果示意圖；

(3)利用pld脈沖激光沉積工藝在步驟2中沉積的al摻雜hfo2鐵電薄膜上外延生長溝道層sno，沉積溫度500℃，壓強0.1torr，厚度15nm，圖2(d)為外延生長溝道層sno后的結果示意圖；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，在氧化物半導體上制備兩個金屬電極區(qū)域，所述的電極區(qū)域為源電極區(qū)域和漏電極區(qū)域，通過光刻形成電極區(qū)域利用磁控濺射工藝在步驟(3)中的氧化物溝道上形成源電極和漏電極，利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為80nm的tin，在溝道sno形成源漏電極，其中，光刻工藝采用365nmi-線光致抗蝕劑；

(5)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，通過對步驟(3)中的氧化物溝道，進行光刻和刻蝕形成氧化物半導體溝道的圖形，對al摻雜hfo2進行光刻和刻蝕，進一步形成鐵電材料的圖形，完成晶體管的制作,圖2(e)為薄膜晶體管制作完畢的結果示意圖，其中，光刻工藝采用365nmi-線光致抗蝕劑。

實施例4

本發(fā)明所述鐵電薄膜晶體管的一種實施例，本實施例所述鐵電薄膜晶體管的一種剖面結構圖如附圖1所示，包括：

襯底1；

在襯底1上形成的底柵電極2；

在底柵電極2上形成的鐵電薄膜層3；

在鐵電薄膜層3上形成的溝道層4；

在溝道層4上形成的源電極5；

以及

在溝道層4上且同源電極5分離形成的漏電極6。

鐵電薄膜層3由氧化鉿基材料組成，所述氧化鉿基材料為y摻雜hfo2材料；鐵電薄膜層3的厚度為30nm；襯底1由硅材料組成，底柵電極2的厚度為80nm；溝道層4由氧化亞錫材料組成，溝道層4的厚度為18nm；源電極5的厚度為70nm，漏電極6的厚度為70nm。

本實施例所述鐵電薄膜晶體管的一種制備方法，包括如下步驟：

(1)利用磁控濺射工藝，設置濺射溫度為室溫、淀積厚度為80nm的tin，在襯底淀積底柵電極，圖2(b)為淀積柵金屬后的結果示意圖；

(2)利用原子層淀積工藝，在溫度為200℃、壓強為15hpa的環(huán)境下，在步驟(1)中的底柵電極上淀積y摻雜hfo2材料，該鐵電薄膜的厚度為30nm，圖2(c)為淀積y摻雜hfo2鐵電薄膜后的結果示意圖；

(3)利用pld脈沖激光沉積工藝在步驟(2)中沉積的y摻雜hfo2鐵電薄膜上外延生長溝道層sno，沉積溫度550℃，壓強0.1torr，厚度18nm，圖2(d)為外延生長溝道層sno后的結果示意圖；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，在氧化物半導體上制備兩個金屬電極區(qū)域，所述的電極區(qū)域為源電極區(qū)域和漏電極區(qū)域，通過光刻形成電極區(qū)域利用磁控濺射工藝在步驟(3)中的氧化物溝道上形成源電極和漏電極，利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為70nm的tan，在溝道sno形成源漏電極，其中，光刻工藝采用365nmi-線光致抗蝕劑；

(5)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，通過對步驟(3)中的氧化物溝道，進行光刻和刻蝕形成氧化物半導體溝道的圖形，對y摻雜hfo2進行光刻和刻蝕，進一步形成鐵電材料的圖形，完成晶體管的制作,圖2(e)為薄膜晶體管制作完畢的結果示意圖，其中，光刻工藝采用365nmi-線光致抗蝕劑。

實施例5

本發(fā)明所述鐵電薄膜晶體管的一種實施例，本實施例所述鐵電薄膜晶體管的一種剖面結構圖如附圖1所示，包括：

襯底1；

在襯底1上形成的底柵電極2；

在底柵電極2上形成的鐵電薄膜層3；

在鐵電薄膜層3上形成的溝道層4；

在溝道層4上形成的源電極5；

以及

在溝道層4上且同源電極5分離形成的漏電極6。

所述鐵電薄膜層3由氧化鉿基材料組成，所述氧化鉿基材料為zr摻雜hfo2材料、y摻雜hfo2材料的混合物(質量比1:1)；鐵電薄膜層3的厚度為15nm；襯底1由硅材料組成，底柵電極2的厚度為120nm；溝道層4由氧化亞錫材料組成，溝道層4的厚度為15nm；源電極5的厚度為80nm，漏電極6的厚度為80nm。

本實施例所述鐵電薄膜晶體管的一種制備方法，包括如下步驟：

(1)利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為120nm的tin，在襯底淀積底柵電極，圖2(b)為淀積柵金屬后的結果示意圖；

(2)利用原子層淀積工藝，在溫度為280℃，壓強為15hpa的環(huán)境下，在步驟(1)中的底柵電極上淀積zr摻雜hfo2材料、y摻雜hfo2材料，該鐵電薄膜的厚度為15nm，圖2(c)為淀積zr摻雜hfo2材料、y摻雜hfo2材料鐵電薄膜后的結果示意圖；

(3)利用pld脈沖激光沉積工藝在步驟(2)中沉積的zr摻雜hfo2材料、y摻雜hfo2材料鐵電薄膜上外延生長溝道層sno，沉積溫度500℃，壓強0.1torr，厚度15nm，圖2(d)為外延生長溝道層sno后的結果示意圖；

(4)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，在氧化物半導體上制備兩個金屬電極區(qū)域，所述的電極區(qū)域為源電極區(qū)域和漏電極區(qū)域，通過光刻形成電極區(qū)域利用磁控濺射工藝在步驟(3)中的氧化物溝道上形成源電極和漏電極，利用磁控濺射工藝，設置濺射溫度為室溫，淀積厚度為80nm的tin，在溝道sno形成源漏電極，其中，光刻工藝采用365nmi-線光致抗蝕劑；

(5)通過光刻和刻蝕工藝，把光刻板上的圖形轉移到對應材料層，通過對步驟(3)中的氧化物溝道，進行光刻和刻蝕形成氧化物半導體溝道的圖形，對zr摻雜hfo2材料、y摻雜hfo2材料進行光刻和刻蝕，進一步形成鐵電材料的圖形，完成晶體管的制作，圖2(e)為薄膜晶體管制作完畢的結果示意圖，其中，光刻工藝采用365nmi-線光致抗蝕劑。

最后所應當說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非對本發(fā)明保護范圍的限制，盡管參照較佳實施例對本發(fā)明作了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的實質和范圍。