專利名稱：耦合互連線的靜態(tài)時序分析的優(yōu)化的制作方法
耦合互連線的靜態(tài)時序分析的優(yōu)化技術(shù)領(lǐng)域
本發(fā)明屬于微電子技術(shù)領(lǐng)域，更進一步涉及一種微電子集成電路領(lǐng)域中的耦合 RLC互連線的靜態(tài)時序分析的優(yōu)化方法。本發(fā)明可用于在集成電路設(shè)計工程的前期，考慮耦合情況下，快速近似計算得出耦合互連線的延時并對靜態(tài)時序分析進行優(yōu)化。
背景技術(shù)：
隨著集成電路的集成度和速度的迅速提高，互連線在深亞微米集成電路設(shè)計過程中影響集成電路設(shè)計性能的一個重要因素。隨著集成電路時鐘頻率的提高和集成電路互連線規(guī)模的增大，耦合電容和耦合電感效應(yīng)導(dǎo)致的延時成為互連延時的主要來源，忽略這兩種效應(yīng)會使計算互連延時的誤差很大。為了在集成電路設(shè)計前期，提前對互連延時做出精確估算，必須利用包含耦合電容、電感效應(yīng)的延時計算方法進行計算。
當前IC互連延時計算方法主要有兩種一種是采用SPICE軟件計算工具，計算時， 該類軟件內(nèi)核通過分析處理互連的圖形信息，對每一種激勵源下的互連電壓，電流進行擬合，然后對得到的數(shù)據(jù)進行數(shù)學(xué)計算，得到延時值。例如，HSPICE軟件就是用該種方法完成計算的。該方法在計算處理大量互連圖形數(shù)據(jù)時耗費的計算時間較長，將會延長電路設(shè)計時間，增加了設(shè)計成本。
第二種方法是在計算延時之前，首先對互連進行解析化簡，利用后端布線的互連參數(shù)值，得到一種利于直接進行延時計算的簡單電路形式，然后進行延時計算。例如，王勝國的專利申請“RLC互連線和傳輸線模型的傳遞函數(shù)遞推方法及其模型簡化”(申請?zhí)?200510078266. 9，公開號CN 1808450A)公開了一種利用有效的遞推方法建立RLC分布互連線和傳輸線2η階頻域的傳遞函數(shù)模型。主要特征包括他的兩個遞推多項式及其在循環(huán)中的兩個交互遞推算法。本發(fā)明也進一步給出了均勻分布互連線和傳輸線的均勻長度階的簡化和優(yōu)化模型方法。該方法存在的不足是，計算時采用分布互連線和傳輸線互連模型，該種模型必須利用矩陣計算互連延時，計算方法比較復(fù)雜繁瑣，執(zhí)行效率比較低。
王勝國的專利申請“RLC互連線和傳輸線模型的狀態(tài)空間直接方法及其模型簡化”(申請?zhí)?00510078264. 9，公開號CN 1808449Α)公開了一種閉合式的方法由于建立RLC 分布互連線和傳輸線2η階時域狀態(tài)空間模型。主要特征包括狀態(tài)空間模型怕{Α，B, C，D} 的閉合式的簡單性和精確性，不需要矩陣求逆或矩陣分解和矩陣乘法。該方法的不足是，雖然該方法將計算復(fù)雜度降為0(η2)，但是計算過程中還是涉及大量的矩陣預(yù)算，計算規(guī)模比較大，很復(fù)雜，執(zhí)行效率低；而且該專利采用總電容、總電感進行計算，沒有考慮耦合電感和耦合電容，計算結(jié)果不精確，不能適應(yīng)當今新技術(shù)下集成電路設(shè)計的要求。發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述已有技術(shù)的不足，提出了一種耦合互連線的靜態(tài)時序分析的優(yōu)化方法，以在滿足互連線耦合效應(yīng)的要求下，精確地計算出互連線延時的解析結(jié)果，滿足集成電路設(shè)計的要求。
為了實現(xiàn)上述目的，本發(fā)明包括如下步驟
(1)記錄工藝節(jié)點從集成電路設(shè)計前期的頂層規(guī)劃文件中讀取記錄文件中的工藝節(jié)點；
(2)儲存互連信息將工藝節(jié)點代入國際標準工藝庫ITRS數(shù)據(jù)表格中，讀取工藝節(jié)點對應(yīng)的互連線參數(shù)和兩個斜坡輸入電壓參數(shù)，將這些數(shù)值存入Matlab軟件的互連參數(shù)變量中；
(3)求元件值，即根據(jù)互連線參數(shù)計算兩根耦合互連線的互連電阻Rn、I 22，互連電容Cn、C22，耦合互連電容C12和C21，互連電感Ln、L22，耦合互連電感L12、L21 ；
(4)求等效元件值
4a)設(shè)互連線數(shù)目為2，將2代入微電子學(xué)計算延時的電報方程中，得到兩條互連線的電報方程表示形式
祭=tt ^ + (J^)2LllDjk )Vkι)J=I k=\
式中，V為互連輸入電壓，χ為互連輸入電壓的時間，j為互連線數(shù)目j = 1或2，k 為互連線數(shù)目，k = 1或2，jco為復(fù)頻域角頻率，R11為第一根互連線電阻參數(shù)，Llj為第一根互連電感參數(shù)，Dlk為第一根互連容性參數(shù)，Djk為第j根互連容性參數(shù)，其中\(zhòng)Cn+C12 k = \
^=I -C12 . = 22)
Djk =
權(quán)利要求
1. 一種耦合互連線的靜態(tài)時序分析的優(yōu)化方法，包括如下步驟(1)記錄工藝節(jié)點從集成電路設(shè)計前期的頂層規(guī)劃文件中讀取記錄文件中的工藝節(jié)點。(2)儲存互連信息將工藝節(jié)點代入國際標準工藝庫ITRS數(shù)據(jù)表格中，讀取工藝節(jié)點對應(yīng)的互連線參數(shù)和兩個斜坡輸入電壓參數(shù)，將這些數(shù)值存入Matlab軟件的互連參數(shù)變量中；(3)求元件值，即根據(jù)互連線參數(shù)計算兩根耦合互連線的互連電阻Rll、R22，互連電容 Cll、C22，耦合互連電容C12和C21，互連電感Lll、L22，耦合互連電感L12、L21 ；(4)求等效元件值4a)設(shè)互連線數(shù)目為2，將2代入微電子學(xué)計算延時的電報方程中，得到兩條互連線的電報方程表示形式
2.根據(jù)權(quán)利要求1所述的優(yōu)化方法，其特征在于，步驟O)中所述的斜坡輸入電壓參數(shù)，包括兩個輸入電壓的起點坐標值、電壓峰值處的坐標值和終點坐標值。
3.根據(jù)權(quán)利要求1所述的優(yōu)化方法，其特征在于，步驟(3)中所述的根據(jù)互連線參數(shù)計算兩根耦合互連線的互連電阻R11、R22，互連電容C11、C22，耦合互連電容C12和C21，互連電感Lll、L22，耦合互連電感L12、L21，按如下公式計算(3a)根據(jù)互連線參數(shù)計算兩根耦合互連線的互連電阻1^、Ii22數(shù)值
4.根據(jù)權(quán)利要求1所述的優(yōu)化方法，其特征在于，步驟4a)中所述的微電子學(xué)計算延時的電報方程，為兩根耦合互連線的形式，并且考慮了耦合電感的作用，其表示如下
全文摘要
本發(fā)明公開了一種耦合互連線的靜態(tài)時序分析的優(yōu)化方法，主要解決現(xiàn)有方法中不考慮耦合互連線的電感的缺陷。其實現(xiàn)步驟包括(1)記錄工藝節(jié)點；(2)根據(jù)工藝節(jié)點參數(shù)讀取互連信息并將互連信息存入Matlab軟件中；(3)根據(jù)存儲在Matlab軟件中的互連信息計算元件值；(4)根據(jù)元件值計算等效互連線的元件值；(5)根據(jù)計算的等效互連元件值計算耦合互連線的延時；(6)根據(jù)互連延時進行靜態(tài)時序分析的優(yōu)化。本發(fā)明在計算互連延時的過程中包含了互連的耦合效應(yīng)，使延時計算結(jié)果更加精確，本發(fā)明可用于集成電路設(shè)計前期的工藝節(jié)點數(shù)據(jù)計算互連延時，提高集成電路的設(shè)計效率。
文檔編號G06F17/50GK102495917SQ20111035082
公開日2012年6月13日 申請日期2011年11月8日 優(yōu)先權(quán)日2011年11月8日
發(fā)明者姜國偉, 楊銀堂, 董剛 申請人:西安電子科技大學(xué)