專利名稱:一種診斷系統(tǒng)的總線并行擴展方法
技術領域:
本發(fā)明屬于機械診斷領域,尤其涉及一種診斷系統(tǒng)的總線并行擴展方法。
背景技術:
現(xiàn)代的機械診斷系統(tǒng)設備越來越多,數(shù)據(jù)總線速度要求是越來越快,這對系統(tǒng)數(shù)據(jù)總線的可靠性和穩(wěn)定性提出了很高的要求,串行總線擴展設備雖然簡單,但速度極慢,需要從并行總線上考慮數(shù)據(jù)總線的擴展,但同時又不能增加許多的硬件。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種診斷系統(tǒng)的總線并行擴展方法,用于診斷系統(tǒng)的總線并7TT擴展。實現(xiàn)上述目的的技術方案是一種診斷系統(tǒng)的總線并行擴展方法,包括總線長度寄存器、總線長度計數(shù)器、總線數(shù)據(jù)寄存器1、總線數(shù)據(jù)寄存器2、總線數(shù)據(jù)寄存器3、總線數(shù)據(jù)寄存器4和并行數(shù)據(jù)位擴展寄存器;所述的總線長度寄存器將總線擴展長度數(shù)據(jù)LO L3輸送至所述總線長度計數(shù)器作為設定值;所述的總線長度計數(shù)器按照系統(tǒng)時鐘周期計數(shù),達到設定值向所述的并行數(shù)據(jù)位擴展寄存器發(fā)出使能信號En ;所述的總線數(shù)據(jù)寄存器I輸送數(shù)據(jù)DO D7,至所述的并行數(shù)據(jù)位擴展寄存器;所述的總線數(shù)據(jù)寄存器2輸送數(shù)據(jù)D8 D15,至所述的并行數(shù)據(jù)位擴展寄存器;所述的總線數(shù)據(jù)寄存器3輸送數(shù)據(jù)D16 D23,至所述的并行數(shù)據(jù)位擴展寄存器;所述的總線數(shù)據(jù)寄存器4輸送數(shù)據(jù)D24 D31,至所述的并行數(shù)據(jù)位擴展寄存器;所述的并行數(shù)據(jù)位擴展寄存器接收總線數(shù)據(jù)寄存器I輸送的數(shù)據(jù)DO D7,所述的總線數(shù)據(jù)寄存器2輸送的數(shù)據(jù)D8 D15,所述的總線數(shù)據(jù)寄存器3輸送的數(shù)據(jù)D16 D23,所述的總線數(shù)據(jù)寄存器4輸送的數(shù)據(jù)D24 D31,在收到所述的總線長度計數(shù)器發(fā)出的使能信號En,擴展數(shù)據(jù)總線至32位DO D31。上述的總線長度寄存器輸送的總線擴展長度數(shù)據(jù)LO L3只有4位,每增加1,代表總線寬度增加I個字節(jié)寬度,就是8位寬度。本發(fā)明的有益效果是使用極少的硬件資源,實現(xiàn)診斷系統(tǒng)總線上的并行數(shù)據(jù)擴展,具有邏輯簡單、響應快速的特點。
圖1是本發(fā)明的結構示意圖。
具體實施例方式下面將結合附圖對本發(fā)明作進一步說明。
請參照圖1,圖中給出了一種診斷系統(tǒng)的總線并行擴展方法,其中總線長度寄存器、總線長度計數(shù)器、總線數(shù)據(jù)寄存器1、總線數(shù)據(jù)寄存器2、總線數(shù)據(jù)寄存器3、總線數(shù)據(jù)寄存器4和并行數(shù)據(jù)位擴展寄存器均由ATLERA公司的一片F(xiàn)PGA芯片來實現(xiàn),型號為EP1K50 ;4位的總線長度寄存器將總線擴展長度數(shù)據(jù)LO L3輸送至4位總線長度計數(shù)器作為設定值;4位的總線長度計數(shù)器按照系統(tǒng)時鐘周期計數(shù),達到設定值向32位的并行數(shù)據(jù)位擴展寄存器發(fā)出使能信號En ;8位的總線數(shù)據(jù)寄存器I輸送數(shù)據(jù)DO D7,至所述的并行數(shù)據(jù)位擴展寄存器;8位的總線數(shù)據(jù)寄存器2輸送數(shù)據(jù)D8 D15,至32位的并行數(shù)據(jù)位擴展寄存器;8位的總線數(shù)據(jù)寄存器3輸送數(shù)據(jù)D16 D23,至32位的并行數(shù)據(jù)位擴展寄存器;8位的總線數(shù)據(jù)寄存器4輸送數(shù)據(jù)D24 D31,至32位的并行數(shù)據(jù)位擴展寄存器;32位的并行數(shù)據(jù)位擴展寄存器接收總線數(shù)據(jù)寄存器I輸送的數(shù)據(jù)DO D7,所述的總線數(shù)據(jù)寄存器2輸送的數(shù)據(jù)D8 D15,所述的總線數(shù)據(jù)寄存器3輸送的數(shù)據(jù)D16 D23,所述的總線數(shù)據(jù)寄存器4輸送的數(shù)據(jù)D24 D31,在收到4位總線長度計數(shù)器發(fā)出的使能信號En,擴展數(shù)據(jù)總線至32位DO D31。4位的總線長度寄存器輸送的總線擴展長度數(shù)據(jù)LO L3只有4位,每增加1,代表總線寬度增加I個字節(jié)寬度,就是8位寬度。本發(fā)明的原理是利用并行順序邏輯的速度來實現(xiàn)最快的數(shù)據(jù)總線傳輸擴展,利用FPGA邏輯芯片的強大功能來實現(xiàn)診斷系統(tǒng)總線上的并行數(shù)據(jù)擴展,具有邏輯簡單、響應快速的特點。以上結合附圖實施例對本發(fā)明進行了詳細說明,本領域中普通技術人員可根據(jù)上述說明對本發(fā)明做出種種變化例。因而,實施例中的某些細節(jié)不應構成對本發(fā)明的限定,本發(fā)明將以所附權利要求書界定的范圍作為本發(fā)明的保護范圍。
權利要求
1.一種診斷系統(tǒng)的總線并行擴展方法,其特征在于,包括總線長度寄存器、總線長度計數(shù)器、總線數(shù)據(jù)寄存器1、總線數(shù)據(jù)寄存器2、總線數(shù)據(jù)寄存器3、總線數(shù)據(jù)寄存器4和并行數(shù)據(jù)位擴展寄存器; 所述的總線長度寄存器將總線擴展長度數(shù)據(jù)LO L3輸送至所述總線長度計數(shù)器作為設定值; 所述的總線長度計數(shù)器按照系統(tǒng)時鐘周期計數(shù),達到設定值向所述的并行數(shù)據(jù)位擴展寄存器發(fā)出使能信號En ; 所述的總線數(shù)據(jù)寄存器I輸送數(shù)據(jù)DO D7,至所述的并行數(shù)據(jù)位擴展寄存器; 所述的總線數(shù)據(jù)寄存器2輸送數(shù)據(jù)D8 D15,至所述的并行數(shù)據(jù)位擴展寄存器; 所述的總線數(shù)據(jù)寄存器3輸送數(shù)據(jù)D16 D23,至所述的并行數(shù)據(jù)位擴展寄存器; 所述的總線數(shù)據(jù)寄存器4輸送數(shù)據(jù)D24 D31,至所述的并行數(shù)據(jù)位擴展寄存器; 所述的并行數(shù)據(jù)位擴展寄存器接收總線數(shù)據(jù)寄存器I輸送的數(shù)據(jù)DO D7,所述的總線數(shù)據(jù)寄存器2輸送的數(shù)據(jù)D8 D15,所述的總線數(shù)據(jù)寄存器3輸送的數(shù)據(jù)D16 D23,所述的總線數(shù)據(jù)寄存器4輸送的數(shù)據(jù)D24 D31,在收到所述的總線長度計數(shù)器發(fā)出的使能信號En,擴展數(shù)據(jù)總線至32位DO D31。
2.根據(jù)權利要求1所述的一種診斷系統(tǒng)的總線并行擴展方法,其特征在于,所述的總線長度寄存器輸送的總線擴展長度數(shù)據(jù)LO L3只有4位,每增加1,代表總線寬度增加I個字節(jié)寬度,就是8位寬度。
全文摘要
本發(fā)明公開了一種診斷系統(tǒng)的總線并行擴展方法,包括總線長度寄存器、總線長度計數(shù)器、總線數(shù)據(jù)寄存器1、總線數(shù)據(jù)寄存器2、總線數(shù)據(jù)寄存器3、總線數(shù)據(jù)寄存器4和并行數(shù)據(jù)位擴展寄存器。本發(fā)明用于診斷系統(tǒng)的總線并行擴展,具有邏輯簡單、響應快速的特點。
文檔編號G06F13/38GK103019984SQ201210484590
公開日2013年4月3日 申請日期2012年11月26日 優(yōu)先權日2012年11月26日
發(fā)明者于星光 申請人:昆山北極光電子科技有限公司