專(zhuān)利名稱(chēng)：用于hdl環(huán)境的全局時(shí)鐘處理程序?qū)ο蟮闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及硬件描述語(yǔ)言(HDL)，更具體地說(shuō)，涉及HDL環(huán)境中仿真時(shí)鐘信號(hào)的生成和控制。
背景技術(shù)：
部分地由于用現(xiàn)代制造技術(shù)可獲得的高集成度，集成電路設(shè)計(jì)變得非常復(fù)雜。按電路級(jí)乃至邏輯門(mén)級(jí)設(shè)計(jì)具有高集成度的復(fù)雜集成電路是不切實(shí)際的。因此，為了管理復(fù)雜的集成電路設(shè)計(jì)，已開(kāi)發(fā)出了各種硬件描述語(yǔ)言(HDL)。HDL允許集成電路的高級(jí)描述。所述描述可以是計(jì)算機(jī)系統(tǒng)上可執(zhí)行的用于仿真集成電路設(shè)計(jì)的軟件代碼形式。此外，HDL可用于已知為測(cè)試平臺(tái)(testbench)的寫(xiě)模塊，其可用于測(cè)試描述特定硬件的其他模塊。典型的集成電路設(shè)計(jì)可包括多個(gè)不同的功能單元。例如，片上系統(tǒng)(SOC)設(shè)計(jì)可包括多個(gè)處理器核心、至少一個(gè)存儲(chǔ)裝置、圖形處理單元、切換單元以及一個(gè)或多個(gè)接口電路。這些不同的功能單元中的每一個(gè)可由單獨(dú)的HDL模塊進(jìn)行描述。更具體而言，每個(gè)HDL模塊可由HDL代碼的多個(gè)語(yǔ)句來(lái)描述，所述多個(gè)語(yǔ)句是功能單元的速記描述。這些語(yǔ)句可連同描述其內(nèi)部操作的附加語(yǔ)句一起，指定功能塊的輸入和輸出。許多這種功能單元可需要時(shí)鐘信號(hào)。因此，每個(gè)相應(yīng)的HDL模塊可包括許多用參數(shù)(例如頻率、開(kāi)始時(shí)間、停止時(shí)間以及各種統(tǒng)計(jì)監(jiān)測(cè)狀態(tài))指定時(shí)鐘信號(hào)的語(yǔ)句。

發(fā)明內(nèi)容
公開(kāi)了一種用于在硬件描述語(yǔ)言(HDL)環(huán)境中使用的全局時(shí)鐘處理程序?qū)ο?。在一個(gè)實(shí)施例中，HDL模塊可包括一個(gè)或多個(gè)時(shí)鐘語(yǔ)句。當(dāng)計(jì)算機(jī)系統(tǒng)執(zhí)行所述時(shí)鐘語(yǔ)句時(shí)，可調(diào)用時(shí)鐘處理程序?qū)ο?。時(shí)鐘處理程序?qū)ο罂缮捎糜诩呻娐吩O(shè)計(jì)的一個(gè)或多個(gè)仿真功能塊的仿真時(shí)鐘信號(hào)。每個(gè)仿真時(shí)鐘可被分配到單獨(dú)且唯一的線程中。時(shí)鐘處理程序?qū)ο罂梢允潜慌渲脼楣芾砑呻娐吩O(shè)計(jì)的每個(gè)仿真時(shí)鐘信號(hào)的單獨(dú)對(duì)象。在一個(gè)實(shí)施例中，已知為測(cè)試平臺(tái)的HDL模塊可包括多個(gè)不同的時(shí)鐘語(yǔ)句。測(cè)試平臺(tái)可被配置為執(zhí)行體現(xiàn)集成電路設(shè)計(jì)(被測(cè)器件，或“DUT”)的另一 HDL模塊的測(cè)試。響應(yīng)于時(shí)鐘語(yǔ)句的執(zhí)行，測(cè)試平臺(tái)可以調(diào)用時(shí)鐘處理程序?qū)ο?，以產(chǎn)生相應(yīng)時(shí)鐘信號(hào)的仿真并將其分配到各自的DUT端口。每個(gè)時(shí)鐘處理程序語(yǔ)句可以指定相應(yīng)仿真時(shí)鐘信號(hào)的某些參數(shù)。這種參數(shù)可包括(但不限于)頻率、開(kāi)始時(shí)間、終止時(shí)間以及與另一時(shí)鐘信號(hào)相關(guān)的偏移量。時(shí)鐘處理程序?qū)ο罂杀３謩?dòng)態(tài)陣列來(lái)跟蹤各種仿真時(shí)鐘信號(hào)和其對(duì)應(yīng)的參數(shù)。時(shí)鐘處理程序?qū)ο罂筛鶕?jù)測(cè)試平臺(tái)生成和控制用于測(cè)試平臺(tái)和DUT仿真過(guò)程中的操作的所有仿真時(shí)鐘信號(hào)。時(shí)鐘處理程序?qū)ο罂梢允菃误w對(duì)象，即，可在集成電路設(shè)計(jì)仿真期間被一次實(shí)例化。


下面的詳細(xì)說(shuō)明參考附圖，現(xiàn)在進(jìn)行簡(jiǎn)要描述。
圖1是集成電路設(shè)計(jì)和對(duì)應(yīng)于所述設(shè)計(jì)的硬件描述語(yǔ)言(HDL)模塊的對(duì)應(yīng)組的一個(gè)實(shí)施例的框圖。圖2是例示一組HDL模塊的一個(gè)實(shí)施例的組織的框圖，所述一組HDL模塊包括時(shí)鐘處理程序?qū)ο蠛蜏y(cè)試平臺(tái)模塊，用于測(cè)試集成電路設(shè)計(jì)。圖3是例示由時(shí)鐘處理程序?qū)ο蟮囊粋€(gè)實(shí)施例維持的動(dòng)態(tài)陣列的示意圖。圖4是例示方法的一個(gè)實(shí)施例的流程圖，所述方法使用測(cè)試平臺(tái)啟動(dòng)集成電路設(shè)計(jì)的測(cè)試。圖5是計(jì)算初可讀介質(zhì)的一個(gè)實(shí)施例的框圖。雖然本發(fā)明易受各種修改和替代形式的影響，通過(guò)附圖中的實(shí)例示出了其具體實(shí)施例，并且此外將對(duì)其進(jìn)行詳細(xì)描述。然而，應(yīng)當(dāng)理解，附圖和隨附的詳細(xì)描述并不打算將本發(fā)明限制于公開(kāi)的特定形式，而是相反，意圖覆蓋落入所附權(quán)利要求限定的精神和范圍內(nèi)的所有修改、等效和替代。本文中所使用的標(biāo)題僅用于組織目的，并且不意味著用于限制描述的范圍。正如在整個(gè)本申請(qǐng)中所用，詞語(yǔ)“可能(may)”用于允許的意思(S卩，意思是有潛在性)，而不是強(qiáng)制性的意思(即，意思是必須)。類(lèi)似地，詞語(yǔ)“包括(include，includingincludes) ”的意思是包括但不限于。各種單元、電路或其它組件可以被描述為“被配置為”執(zhí)行一個(gè)或多個(gè)任務(wù)。在這種上下文中，“被配置為”是結(jié)構(gòu)的廣義記載，通常是指具有在操作過(guò)程中執(zhí)行一個(gè)或多個(gè)任務(wù)的“電路”。因此，所述單 元/電路/組件可被配置為執(zhí)行所述任務(wù)，即使當(dāng)單元/電路/組件當(dāng)前沒(méi)有接通。通常，形成與“被配置為”相對(duì)應(yīng)的結(jié)構(gòu)的電路可包括硬件電路和/或存儲(chǔ)用以實(shí)現(xiàn)操作的可執(zhí)行程序指令的存儲(chǔ)裝置。存儲(chǔ)裝置可包括易失性存儲(chǔ)裝置，例如靜態(tài)或動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)裝置和/或非易失性存儲(chǔ)裝置，如光盤(pán)或磁盤(pán)存儲(chǔ)器，閃存存儲(chǔ)裝置，可編程只讀存儲(chǔ)裝置等。同樣地，為方便起見(jiàn)，各種單元/電路/組件可被描述為執(zhí)行一個(gè)或多個(gè)任務(wù)。這種描述應(yīng)被解釋為包括短語(yǔ)“配置為”。記載被配置為執(zhí)行一個(gè)或多個(gè)任務(wù)的單元/電路/組件明確不旨在引用35U. S. C. § 112，第六段的對(duì)于單元/電路/組件的解釋。
具體實(shí)施例方式現(xiàn)在轉(zhuǎn)到圖1，例示了集成電路設(shè)計(jì)和對(duì)應(yīng)于所述設(shè)計(jì)的硬件描述語(yǔ)言(HDL)模塊的對(duì)應(yīng)組的一個(gè)實(shí)施例的框圖。所示實(shí)施例中的集成電路(IC) 10是包括多個(gè)功能塊的初步IC設(shè)計(jì)的框圖。需要注意此處例示的IC 10是示例性的，它不旨在于限制。在其提出的設(shè)計(jì)中，IC 10是具有兩個(gè)核(核12和核14)的多核處理器。在一個(gè)實(shí)施例中，核12和14可以彼此相同。在另一個(gè)實(shí)實(shí)例中，所述核可以不同，例如，一個(gè)核可以被實(shí)現(xiàn)為一般處理，而另一個(gè)核專(zhuān)用于圖形處理。IC 10還包括耦合到兩個(gè)核的存儲(chǔ)控制器15。在最終的實(shí)現(xiàn)中，存儲(chǔ)裝置控制器15要被配置成向系統(tǒng)存儲(chǔ)裝置提供接口。IC 10還包括耦合到兩個(gè)核和存儲(chǔ)裝置控制器16的總線接口 16。總線接口 16在最終實(shí)現(xiàn)中被配置成在IC 10和一個(gè)或多個(gè)外圍總線之間提供接口。更具體而言，總線接口 16可協(xié)調(diào)附接到外圍總線的設(shè)備和IC 10的其它功能塊之間的流量。在圖1所示的示例中，IC 10的設(shè)計(jì)可由硬件描述語(yǔ)言(HDL)模塊20表示，其又由其它HDL模塊組成。在這個(gè)示例中的HDL模塊22是核12的HDL描述。類(lèi)似地，HDL模塊24、25和26分別提供了核14、存儲(chǔ)控制器15和總線接口 16的HDL描述。在HDL(即在編譯之前)中，每個(gè)模塊可包括許多語(yǔ)句。HDL語(yǔ)句可指定到每個(gè)模塊的輸入、從每個(gè)模塊的輸出、由每個(gè)模塊執(zhí)行的操作等。還需注意圖1所示的每個(gè)HDL模塊本身也可包含其他的HDL模塊。例如，圖1所示的給定的HDL模塊可包括其他模塊，例如，加法器、除法器、多路復(fù)用器，存儲(chǔ)裝置、各種類(lèi)型的狀態(tài)機(jī)等等。HDL模塊20中的某些HDL模塊可從預(yù)先設(shè)計(jì)的庫(kù)中獲得，而另一些可在IC 10的設(shè)計(jì)過(guò)程中寫(xiě)入。圖2是例示一組HDL模塊的一個(gè)實(shí)施例的組織的框圖，所述HDL模塊包括用于測(cè)試集成電路設(shè)計(jì)的測(cè)試平臺(tái)模塊和時(shí)鐘處理程序?qū)ο蟆＝o定示例中的測(cè)試平臺(tái)32是被配置為執(zhí)行HDL模塊20中所述的IC設(shè)計(jì)的測(cè)試的HDL模塊和上述結(jié)合圖1描述的各種模塊。因此，所示實(shí)施例中的測(cè)試平臺(tái)32包括HDL模塊20及其各種子模塊。此外，測(cè)試平臺(tái)模塊32還可包括許多HDL語(yǔ)句，當(dāng)執(zhí)行時(shí)，所述語(yǔ)句向HDL模塊20和其子模塊提供測(cè)試刺激。這些語(yǔ)句在某些情況下可檢查通過(guò)提供測(cè)試刺激產(chǎn)生的結(jié)果，雖然獨(dú)立的驗(yàn)證語(yǔ)句也可能包含在測(cè)試平臺(tái)32中，以用于更為復(fù)雜和/或需要更多的時(shí)間來(lái)完成的測(cè)試。所示實(shí)施例中的測(cè)試平臺(tái)32包括許多示例性的時(shí)鐘語(yǔ)句。當(dāng)執(zhí)行時(shí),這些時(shí)鐘語(yǔ)句調(diào)用時(shí)鐘處理程序?qū)ο?5。響應(yīng)于每個(gè)時(shí)鐘語(yǔ)句的執(zhí)行，時(shí)鐘處理程序?qū)ο?5可產(chǎn)生提供到HDL模塊20的時(shí)鐘端口之一(例如，CLK_1, Clk_2)的對(duì)應(yīng)仿真時(shí)鐘信號(hào)。時(shí)鐘處理程序?qū)ο?5也可能產(chǎn)生被內(nèi)部提供到HDL模塊20的多個(gè)部分的仿真時(shí)鐘信號(hào)，而不是通過(guò)時(shí)鐘端口。在任一種情況下，時(shí)鐘處理程序?qū)ο?5可向?qū)?yīng)于在操作過(guò)程中使用一個(gè)或多個(gè)時(shí)鐘信號(hào)的功能塊的每個(gè)HDL模塊提供仿真時(shí)鐘信號(hào)。通常，時(shí)鐘處理程序?qū)ο?5可產(chǎn)生用于HDL模塊20的任意部分及其各個(gè)子模塊的仿真時(shí)鐘信號(hào)。實(shí)施例中所示的時(shí)鐘處理程序?qū)ο?5是單體對(duì)象。也就是說(shuō)，在測(cè)試平臺(tái)32的執(zhí)行期間和/或通過(guò)HDL模塊20的IC設(shè)計(jì)仿真期間，時(shí)鐘處理程序?qū)ο?5的僅一個(gè)實(shí)例處于活動(dòng)狀態(tài)。此外，對(duì)于給定仿真來(lái)說(shuō)，所示實(shí)施例中的時(shí)鐘處理程序?qū)ο?5被配置為生成和控制所有仿真時(shí)鐘信號(hào)，從而起全局時(shí)鐘處理程序的作用。相反，現(xiàn)有技術(shù)實(shí)施例不包括由時(shí)鐘處理程序?qū)ο?5提供的集中時(shí)鐘控制，而是生成仿真時(shí)鐘信號(hào)以及所有其在HDL代碼的分離部分中各自的參數(shù)。在圖2的示例中示出的每個(gè)時(shí)鐘語(yǔ)句指定時(shí)鐘處理程序?qū)ο?‘clk_hdl’)，由時(shí)鐘處理程序執(zhí)行的函數(shù)(例如‘get_clk’ )，時(shí)鐘名稱(chēng)(例如‘CLK_1’)，仿真時(shí)鐘所分配的時(shí)鐘端口(例如‘Clk_l’)以及一個(gè)或多個(gè)自變量。所述自變量可用于指定時(shí)鐘信號(hào)參數(shù)，例如時(shí)鐘信號(hào)頻率。此外，時(shí)鐘處理程序?qū)ο?5的應(yīng)用程序接口(API)可用于為仿真時(shí)鐘信號(hào)設(shè)置其他參數(shù)。因此，調(diào)用時(shí)鐘處理程序?qū)ο?5的HDL模塊還可包括時(shí)鐘語(yǔ)句，其創(chuàng)建仿真時(shí)鐘信號(hào)，指定開(kāi)始時(shí)間、停止時(shí)間、多個(gè)運(yùn)行周期、以及占空比、(相對(duì)于另一個(gè)時(shí)鐘信號(hào)的)偏移等?？蓪⒄{(diào)用這些函數(shù)的時(shí)鐘語(yǔ)句放置在包括測(cè)試平臺(tái)模塊32的HDL模塊內(nèi)的任何地方。需要注意時(shí)鐘處理程序?qū)ο?2的實(shí)施例中例示的時(shí)鐘語(yǔ)句和API的格式是示例性的。其他格式是可能的和可預(yù)期的。所示實(shí)施例中的時(shí)鐘處理程序?qū)ο?2被配置為生成和控制基于逐個(gè)線程的仿真時(shí)鐘信號(hào)。即，所示實(shí)施例中的時(shí)鐘處理程序?qū)ο?5被配置為生成用于每個(gè)仿真時(shí)鐘信號(hào)的單獨(dú)執(zhí)行線程。在所示實(shí)例中，線程I專(zhuān)用于CLK_1，線程2是專(zhuān)用于CLK_2，而線程3專(zhuān)用于CLK_3。提供用于每個(gè)仿真時(shí)鐘信號(hào)的單獨(dú)線程可簡(jiǎn)化同時(shí)活動(dòng)的多個(gè)仿真時(shí)鐘信號(hào)的管理和控制。例如，給定仿真時(shí)鐘信號(hào)的參數(shù)變化可影響專(zhuān)用于其的線程而不影響其他仿真時(shí)鐘信號(hào)的相應(yīng)線程。為了管理多個(gè)仿真時(shí)鐘信號(hào)，時(shí)鐘處理程序?qū)ο?5可產(chǎn)生和維持動(dòng)態(tài)陣列。所述陣列可以是動(dòng)態(tài)的，即，其大小可根據(jù)需要增減。圖3是例示了由時(shí)鐘處理程序?qū)ο蟮囊粋€(gè)實(shí)施例維持的動(dòng)態(tài)陣列的圖。在所示實(shí)施例中，陣列300包括多個(gè)按行和列布置的元素。陣列300中的每個(gè)兀素對(duì)應(yīng)于由時(shí)鐘處理程序?qū)ο?5產(chǎn)生的仿真時(shí)鐘信號(hào)之一。存儲(chǔ)為陣列300中的元素的各種參數(shù)可包括上述那些參數(shù)，如時(shí)鐘名稱(chēng)、周期/頻率、開(kāi)始時(shí)間、停止時(shí)間等等。圖3中沒(méi)有明確討論或顯示的附加參數(shù)還可存在于某些實(shí)施例中。如前所述，陣列300是動(dòng)態(tài)陣列。因此，舉例來(lái)說(shuō)，當(dāng)時(shí)鐘語(yǔ)句調(diào)用時(shí)鐘處理程序?qū)ο?5以請(qǐng)求仿真時(shí)鐘信號(hào)時(shí)，新的一組元素可添加到陣列300中。所述新的一組元素可對(duì)應(yīng)于新請(qǐng)求的仿真時(shí)鐘信號(hào)。此外，時(shí)鐘處理程序?qū)ο?5可從陣列300中移除元素，如果不再需要這些元素。例如，如果仿真時(shí)鐘信號(hào)僅操作用于仿真/測(cè)試的早期部分，那么當(dāng)仿真時(shí)鐘信號(hào)變?yōu)闊o(wú)效時(shí)，時(shí)鐘處理程序?qū)ο?5可從陣列300中去除其各個(gè)元素。時(shí)鐘處理程序?qū)ο?5也可在仿真/測(cè)試過(guò)程中改變陣列300的某些元素的值。例如，如果時(shí)鐘語(yǔ)句指定給定仿真時(shí)鐘信號(hào)的偏移變化值，則當(dāng)請(qǐng)求的改變生效時(shí)，時(shí)鐘處理程序?qū)ο?5可以更新陣列300中的相應(yīng)元素。圖4是一個(gè)流程圖，例示了使用測(cè)試平臺(tái)啟動(dòng)IC設(shè)計(jì)測(cè)試的方法的一個(gè)實(shí)施例。在所示實(shí)施例中，方法400開(kāi)始于啟動(dòng)測(cè)試平臺(tái)模塊(塊405)的一個(gè)或多個(gè)指令的執(zhí)行。在一個(gè)實(shí)施例中，啟動(dòng)測(cè)試平臺(tái)模塊的一個(gè)或多個(gè)指令以及方法400中執(zhí)行的其他指令可以是從HDL語(yǔ)句編譯的機(jī)器語(yǔ)言指令。其中解釋器用于執(zhí)行HDL語(yǔ)句的實(shí)施例也是可能的和可預(yù)期的。啟動(dòng)測(cè)試平臺(tái)模塊后，使用響應(yīng)于其中而調(diào)用的時(shí)鐘處理程序?qū)ο?，可?zhí)行時(shí)應(yīng)于一個(gè)或多個(gè)時(shí)鐘語(yǔ)句的指令(塊410)。之后時(shí)鐘處理程序?qū)ο蟾鶕?jù)任何指定的參數(shù)生成相應(yīng)的仿真時(shí)鐘信號(hào)(塊415)。時(shí)鐘處理程序?qū)ο罂蓪?duì)應(yīng)于任何新生成的時(shí)鐘信號(hào)仿真的各種參數(shù)的元素添加到動(dòng)態(tài)陣列(塊420)。第一時(shí)鐘語(yǔ)句的執(zhí)行可產(chǎn)生所述動(dòng)態(tài)陣列。請(qǐng)求新仿真的時(shí)鐘信號(hào)的附加時(shí)鐘語(yǔ)句的執(zhí)行(塊425，是)可將相應(yīng)元素增加到動(dòng)態(tài)陣列。為之前生成的仿真時(shí)鐘信號(hào)指定某些參數(shù)的附加時(shí)鐘語(yǔ)句可使得動(dòng)態(tài)陣列被更新。如果在開(kāi)始仿真IC設(shè)計(jì)和其測(cè)試之前沒(méi)有生成其他的仿真時(shí)鐘信號(hào)(塊425，否)，則可以啟動(dòng)對(duì)應(yīng)于IC設(shè)計(jì)的HDL模塊(塊430)。然而，需要注意的是在仿真時(shí)鐘信號(hào)的執(zhí)行和生成之前啟動(dòng)描述IC設(shè)計(jì)和其功能塊的HDL模塊的實(shí)施例也是可能的和可預(yù)期的。一旦所有的測(cè)試平臺(tái)、期望的時(shí)鐘信號(hào)仿真以及列應(yīng)于IC設(shè)計(jì)的HDL模塊全被啟動(dòng)，測(cè)試平臺(tái)的執(zhí)行和IC設(shè)計(jì)的測(cè)試可開(kāi)始(塊435)。在測(cè)試平臺(tái)的執(zhí)行期間，測(cè)試矢量可提供給IC設(shè)計(jì)的各個(gè)輸入，并可通過(guò)各個(gè)輸出來(lái)捕獲測(cè)試結(jié)果。可分析測(cè)試結(jié)果的捕獲用以確定IC設(shè)計(jì)功能是否正確并在規(guī)范之內(nèi)。雖然方法400包括開(kāi)始測(cè)試之前通過(guò)執(zhí)行時(shí)鐘語(yǔ)句生成一個(gè)或多個(gè)仿真時(shí)鐘信號(hào)，但是需要注意的是可在所述方法進(jìn)行期間的任何時(shí)間執(zhí)行附加的時(shí)鐘語(yǔ)句。例如，開(kāi)始測(cè)試之后可執(zhí)行改變一個(gè)仿真時(shí)鐘信號(hào)相對(duì)于另一個(gè)的偏移的時(shí)鐘語(yǔ)句。此外，也可以在測(cè)試期間執(zhí)行開(kāi)始和/或停止仿真時(shí)鐘信號(hào)的語(yǔ)句。在某些情況下，如果仿真時(shí)鐘信號(hào)對(duì)于測(cè)試序列的其余部分無(wú)效，那么時(shí)鐘處理程序?qū)ο罂蓮膭?dòng)態(tài)陣列中消除相應(yīng)的元件，以減小其大小以及其存儲(chǔ)裝置占用。通常，可在測(cè)試平臺(tái)的操作和/或IC設(shè)計(jì)的仿真期間的任何時(shí)間執(zhí)行時(shí)鐘語(yǔ)句。此外，雖然本公開(kāi)使用了從測(cè)試平臺(tái)內(nèi)執(zhí)行時(shí)鐘語(yǔ)句的實(shí)例，但是需要注意可從任何HDL模塊(包括描述IC設(shè)計(jì)的功能單元的那些模塊)內(nèi)執(zhí)行調(diào)用時(shí)鐘處理程序?qū)ο蟮臅r(shí)鐘語(yǔ)句。圖5是計(jì)算機(jī)可讀介質(zhì)的一個(gè)實(shí)施例的框圖。在所示的實(shí)施例中，計(jì)算機(jī)可讀介質(zhì)50是非臨時(shí)性的計(jì)算機(jī)可讀介質(zhì)。非暫時(shí)性的計(jì)算機(jī)可讀介質(zhì)的實(shí)例包括閃存(例如，在閃存驅(qū)動(dòng)器中)、硬盤(pán)存儲(chǔ)器、⑶-ROM、DVD-ROM等等。通常，計(jì)算機(jī)可讀介質(zhì)50可以是任何類(lèi)型的非臨時(shí)性計(jì)算機(jī)可讀介質(zhì)，適當(dāng)裝備的計(jì)算機(jī)系統(tǒng)可從中訪問(wèn)其上存儲(chǔ)的信息。在此特定實(shí)例中，計(jì)算機(jī)可讀介質(zhì)50存儲(chǔ)組成時(shí)鐘處理程序?qū)ο?5、測(cè)試平臺(tái)模塊32、HDL模塊20、和其各種子模塊(HDL模塊22、24、25和26)中的每一個(gè)的各種數(shù)據(jù)結(jié)構(gòu)。正如此處所用，術(shù)語(yǔ)“數(shù)據(jù)結(jié)構(gòu)”可包括時(shí)鐘處理程序?qū)ο?5、測(cè)試平臺(tái)32和計(jì)算機(jī)可讀介質(zhì)50上存儲(chǔ)的各種HDL模塊中任一個(gè)的任何指令、數(shù)據(jù)或其他信息。圖5中還示出計(jì)算機(jī)系統(tǒng)60。計(jì)算機(jī)系統(tǒng)60并未在這里詳細(xì)示出，但實(shí)際上其可以是可從計(jì)算機(jī)可讀介質(zhì)50訪問(wèn)信息的任何類(lèi)型的計(jì)算機(jī)系統(tǒng)。此外，計(jì)算機(jī)系統(tǒng)60也可被配置為執(zhí)行使用各種HDL模塊描述的IC設(shè)計(jì)的仿真和測(cè)試。計(jì)算機(jī)系統(tǒng)60可包括一個(gè)或多個(gè)處理器或處理器核，各種類(lèi)型的存儲(chǔ)裝置(例如，動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)裝置或DRAM)和存儲(chǔ)器(例如，硬盤(pán)驅(qū)動(dòng)器)以及各種端口，通過(guò)所述端口可訪問(wèn)來(lái)自計(jì)算機(jī)可讀介質(zhì)的數(shù)據(jù)。計(jì)算機(jī)系統(tǒng)60還可包括在其相應(yīng)存儲(chǔ)器中的軟件。這種軟件還可包括編譯器，用以將HDL模塊中的HDL語(yǔ)句轉(zhuǎn)換成機(jī)器可讀格式(例如，處理器指令集的指令)。計(jì)算機(jī)可讀介質(zhì)可由計(jì)算機(jī)系統(tǒng)60訪問(wèn)。更具體而言，計(jì)算機(jī)系統(tǒng)60可訪問(wèn)存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)50中的數(shù)據(jù)結(jié)構(gòu)以執(zhí)行由HDL模塊20及其相應(yīng)子模塊描述的IC設(shè)計(jì)的仿真。計(jì)算機(jī)可讀介質(zhì)50的數(shù)據(jù)結(jié)構(gòu)還可由計(jì)算機(jī)系統(tǒng)60訪問(wèn)以按測(cè)試平臺(tái)模塊50描述的一個(gè)或多個(gè)測(cè)試?yán)虂?lái)執(zhí)行IC設(shè)計(jì)的測(cè)試。還可通過(guò)由計(jì)算機(jī)系統(tǒng)60執(zhí)行來(lái)自測(cè)試平臺(tái)模塊32以及來(lái)自HDL模塊20、22、24、25和26中每一個(gè)的指令來(lái)完成所述測(cè)試。在使用仿真時(shí)鐘信號(hào)的仿真和測(cè)試中，時(shí)鐘處理程序?qū)ο?5可通過(guò)對(duì)應(yīng)于時(shí)鐘語(yǔ)句的指令的執(zhí)行來(lái)調(diào)用。響應(yīng)于和時(shí)鐘語(yǔ)句對(duì)應(yīng)的指令的執(zhí)行，時(shí)鐘處理程序?qū)ο?5可生成和控制一個(gè)或多個(gè)仿真時(shí)鐘信號(hào)。正如此處所用，HDL可參考可用于描述IC中實(shí)現(xiàn)的硬件的任何語(yǔ)言。除了工業(yè)已知的HDL,按照本公開(kāi)的HDL還可包括諸如System Veri log、C/C++等的語(yǔ)言。一旦完全理解了上述公開(kāi)，許多變化和修改對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將變得顯而易見(jiàn)。下列權(quán)利要求旨在被解釋為包括所有的這種變化和修改。
權(quán)利要求
1.一種方法，包括計(jì)算機(jī)系統(tǒng)在集成電路的仿真期間執(zhí)行時(shí)鐘處理程序語(yǔ)句；在計(jì)算機(jī)系統(tǒng)上執(zhí)行的時(shí)鐘處理程序?qū)ο箜憫?yīng)于時(shí)鐘處理程序語(yǔ)句的執(zhí)行生成仿真時(shí)鐘信號(hào)。
2.如權(quán)利要求1所述的方法，還包括將仿真時(shí)鐘信號(hào)指定到硬件描述語(yǔ)言(HDL)模塊的仿真時(shí)鐘端口，其中HDL模塊對(duì)應(yīng)于一集成電路塊。
3.如權(quán)利要求1所述的方法，還包括時(shí)鐘處理程序?qū)ο笊蓪?duì)應(yīng)于仿真時(shí)鐘信號(hào)的線程。
4.如權(quán)利要求1所述的方法，還包括時(shí)鐘處理程序?qū)ο笤O(shè)置仿真時(shí)鐘信號(hào)的參數(shù)，其中所述參數(shù)包括時(shí)鐘信號(hào)偏移。
5.如權(quán)利要求4所述的方法，還包括時(shí)鐘處理程序?qū)ο蟊３謱?duì)應(yīng)于仿真時(shí)鐘信號(hào)和一個(gè)或多個(gè)附加仿真時(shí)鐘信號(hào)的信息的動(dòng)態(tài)陣列，其中動(dòng)態(tài)陣列中的每個(gè)兀素包含關(guān)于仿真時(shí)鐘信號(hào)和一個(gè)或多個(gè)附加仿真時(shí)鐘信號(hào)之一的參數(shù)的信息。
6.如權(quán)利要求5所述的方法，其中動(dòng)態(tài)陣列中的每個(gè)元素包括指示對(duì)應(yīng)的仿真時(shí)鐘信號(hào)的周期的值。
7.如權(quán)利要求1所述的方法，還包括測(cè)試平臺(tái)模塊進(jìn)行HDL模塊的測(cè)試，其中測(cè)試平臺(tái)模塊包括時(shí)鐘處理程序語(yǔ)句。
8.一種計(jì)算機(jī)系統(tǒng)，包括存儲(chǔ)器電路，存儲(chǔ)多個(gè)硬件描述語(yǔ)言(HDL)模塊，其中所述多個(gè)HDL模塊包括描述集成電路設(shè)計(jì)的一個(gè)或多個(gè)HDL模塊，其中所述集成電路設(shè)計(jì)包括一個(gè)或多個(gè)功能塊，每個(gè)功能塊由多個(gè)HDL模塊中對(duì)應(yīng)的一個(gè)描述，并且所述一個(gè)或多個(gè)功能塊中的每一個(gè)使用一個(gè)或多個(gè)時(shí)鐘信號(hào)中的一個(gè)；處理器，被配置為基于多個(gè)HDL模塊來(lái)仿真集成電路的操作，其中仿真集成電路的操作包括使用時(shí)鐘處理程序生成一個(gè)或多個(gè)仿真時(shí)鐘信號(hào)，其中時(shí)鐘處理程序可執(zhí)行以響應(yīng)于時(shí)鐘語(yǔ)句的執(zhí)行而生成用于由對(duì)應(yīng)HDL模塊描述的對(duì)應(yīng)功能塊的對(duì)應(yīng)仿真時(shí)鐘信號(hào)。
9.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中所述處理器被配置為執(zhí)行時(shí)鐘處理程序以生成多個(gè)仿真時(shí)鐘信號(hào)，每個(gè)仿真時(shí)鐘信號(hào)對(duì)應(yīng)于由多個(gè)HDL模塊中的對(duì)應(yīng)的一個(gè)描述的集成電路設(shè)計(jì)的多個(gè)功能塊之一。
10.如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其中所述處理器被配置為執(zhí)行時(shí)鐘處理程序以將多個(gè)仿真時(shí)鐘信號(hào)中的每一個(gè)指定到相對(duì)于多個(gè)時(shí)鐘信號(hào)中的其他時(shí)鐘信號(hào)中的每一個(gè)唯一的線程。
11.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中所述處理器被配置為執(zhí)行時(shí)鐘處理程序以根據(jù)時(shí)鐘語(yǔ)句中指定的一個(gè)或多個(gè)參數(shù)提供仿真時(shí)鐘信號(hào)。
12.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中多個(gè)HDL模塊包括測(cè)試平臺(tái)模塊，其中所述測(cè)試平臺(tái)模塊被配置為測(cè)試多個(gè)HDL模塊中的至少一個(gè)別的HDL模塊，并且所述測(cè)試平臺(tái)模塊包括時(shí)鐘語(yǔ)句。
13.—種方法,包括仿真集成電路的設(shè)計(jì)，其中所述仿真包括在計(jì)算機(jī)系統(tǒng)上執(zhí)行表示集成電路的第一功能塊的第一模塊中的第一多個(gè)硬件設(shè)計(jì)語(yǔ)言(HDL)語(yǔ)句；執(zhí)行第一時(shí)鐘語(yǔ)句，其中所述第一時(shí)鐘語(yǔ)句是第一多個(gè)HDL語(yǔ)句之一；以及在計(jì)算機(jī)系統(tǒng)上執(zhí)行的時(shí)鐘處理程序?qū)ο箜憫?yīng)于第一時(shí)鐘語(yǔ)句的執(zhí)行而生成第一時(shí)鐘信號(hào)的仿真，其中仿真集成電路的設(shè)計(jì)包括仿真第一功能塊到第一時(shí)鐘信號(hào)的同步操作。
14.如權(quán)利要求13所述的方法，還包括執(zhí)行表示集成電路的第二功能塊的第二模塊中的第二多個(gè)HDL語(yǔ)句；執(zhí)行第二時(shí)鐘語(yǔ)句；以及時(shí)鐘處理程序?qū)ο箜憫?yīng)于第二時(shí)鐘語(yǔ)句的執(zhí)行而生成第二時(shí)鐘信號(hào)的仿真。
15.如權(quán)利要求14所述的方法，還包括時(shí)鐘處理程序?qū)ο笤诘谝痪€程中仿真第一時(shí)鐘信號(hào)并在第二線程中仿真第二時(shí)鐘信號(hào)。
16.如權(quán)利要求14所述的方法，還包括測(cè)試平臺(tái)模塊執(zhí)行第三多個(gè)HDL語(yǔ)句，其中所述測(cè)試平臺(tái)模塊被配置為響應(yīng)于第三多個(gè)HDL語(yǔ)句的執(zhí)行而執(zhí)行第一和第二模塊中每一個(gè)的一個(gè)或多個(gè)測(cè)試，并且其中，測(cè)試平臺(tái)模塊執(zhí)行第三多個(gè)HDL語(yǔ)句包括執(zhí)行第一時(shí)鐘語(yǔ)句和第二時(shí)鐘語(yǔ)句。
17.如權(quán)利要求14所述的方法，還包括在第一和第二時(shí)鐘語(yǔ)句的執(zhí)行之后，時(shí)鐘處理程序?qū)ο箜憫?yīng)于第三時(shí)鐘語(yǔ)句的執(zhí)行而更新動(dòng)態(tài)陣列；其中在第一和第二時(shí)鐘語(yǔ)句執(zhí)行之前，動(dòng)態(tài)陣列包括對(duì)應(yīng)于第一時(shí)鐘信號(hào)的第一多個(gè)元素和對(duì)應(yīng)于第二時(shí)鐘信號(hào)的第二多個(gè)元素；其中更新動(dòng)態(tài)陣列包括響應(yīng)于第三時(shí)鐘信號(hào)將第三多個(gè)元素添加到動(dòng)態(tài)陣列中。
全文摘要
本公開(kāi)涉及一種用于HDL環(huán)境的全局時(shí)鐘處理程序?qū)ο?。公開(kāi)了用于硬件描述語(yǔ)言(HDL)環(huán)境中的全局時(shí)鐘處理程序?qū)ο?。HDL模塊可包括一個(gè)或多個(gè)時(shí)鐘語(yǔ)句。當(dāng)計(jì)算機(jī)系統(tǒng)執(zhí)行所述時(shí)鐘語(yǔ)句時(shí)，可調(diào)用時(shí)鐘處理程序?qū)ο蟆Ｋ鰰r(shí)鐘處理程序?qū)ο罂缮捎糜诩呻娐吩O(shè)計(jì)的一個(gè)或多個(gè)仿真功能塊的仿真時(shí)鐘信號(hào)。每個(gè)仿真時(shí)鐘可被分配至單獨(dú)的和唯一線程。時(shí)鐘處理程序?qū)ο罂梢允潜慌渲脼楣芾砑呻娐吩O(shè)計(jì)的每個(gè)仿真時(shí)鐘信號(hào)的單體對(duì)象?？捎蓜?dòng)態(tài)陣列中的時(shí)鐘處理程序?qū)ο髨?zhí)行每個(gè)仿真時(shí)鐘信號(hào)的生成和控制。所述動(dòng)態(tài)陣列可包括為每個(gè)仿真時(shí)鐘信號(hào)指定參數(shù)的元素。
文檔編號(hào)G06F17/50GK103049599SQ201210505259
公開(kāi)日2013年4月17日 申請(qǐng)日期2012年9月28日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者W·W·楊, C·R·費(fèi)爾南多 申請(qǐng)人:蘋(píng)果公司