專利名稱：運算節(jié)點板以及運算節(jié)點板布局方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算技術(shù)領(lǐng)域，更具體地說，本發(fā)明涉及一種高性能運算節(jié)點板的布局結(jié)構(gòu)以及相應(yīng)的運算節(jié)點板布局方法。
背景技術(shù)：
在高性能計算領(lǐng)域，運算節(jié)點部件是高性能計算機最基本的單元，承擔(dān)了邏輯運算、控制處理、存儲訪問以及互連通信等重要功能，其設(shè)計始終是系統(tǒng)研制開發(fā)的重點。隨著高性能計算技術(shù)的飛速發(fā)展，尤其是隨著高性能處理器的集成電路規(guī)模擴大、運算核心數(shù)目增加、工作頻率持續(xù)提升，在芯片封裝尺寸擴大的同時處理器功耗顯著提高，對運算節(jié)點板的供電、散熱與組裝等提出了日益嚴苛的要求，這些都嚴重制約了高性能計算機的高性能、高密度、高可靠。傳統(tǒng)的運算節(jié)點板的工程實現(xiàn)方法，重點關(guān)注易于實現(xiàn)系統(tǒng)性能指標的高速外接口互連設(shè)計方面，是一種信號完整性規(guī)則驅(qū)動的工程實現(xiàn)方法。對于微處理器功耗提升帶來運算節(jié)點板供電、散熱與組裝的難題，通常會采用通用技術(shù)方法加以解決，例如方法(I)采用多路電源模塊提高供電能力，多路電源模塊集中抵近供電，從而為高速外接口互連留有冗余的設(shè)計空間。該方法屬于印制板級工程設(shè)計手段，抵近供電能夠降低路徑阻抗，但集中供電會導(dǎo)致電流密度增加，降低電源壓降的效果存在折扣。方法(2 )在靠近電源模塊的方向，處理器犧牲部分封裝管腳形成較寬的電流通道。該方法屬于處理器封裝階段的技術(shù)手段，能夠有效降低路徑阻抗從而降低電源壓降和路徑損耗，但要犧牲處理器的封裝管腳封裝，工程實現(xiàn)條件較為苛刻。方法(3)將電源模塊及配套電路從運算節(jié)點板上剝離出來，安裝到處理器背面就近直接供電。該方法屬于處理器設(shè)計階段的技術(shù)手段，能更加有效地降低電源壓降、路徑損耗，提高電源響應(yīng)效率，但目前尚不能解決熱點過于集中、安裝高度過大等問題，不利于大規(guī)模系統(tǒng)的組裝與散熱。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種高性能運算節(jié)點板的布局結(jié)構(gòu)，首先以電源完整性規(guī)則、組裝與冷卻規(guī)則協(xié)同驅(qū)動運算節(jié)點板的初始布局，再通過信號完整性規(guī)則驅(qū)動布局結(jié)構(gòu)的細化和優(yōu)化，從而有效地解決困擾基于大功耗處理器芯片的運算節(jié)點板的供電、散熱和組裝的實現(xiàn)難題。根據(jù)本發(fā)明的第一方面，提供了一種運算節(jié)點板，其中，所述高性能運算節(jié)點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節(jié)點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數(shù)據(jù)存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。優(yōu)選地，第一處理器和第二處理器的位置相互錯開布局，并且/或者第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。優(yōu)選地，公共邏輯電路包括公共電源電路、其它邏輯電路、存儲體電源及控制邏輯電路、以及與其它印制板互連的連接器；其中，其它邏輯電路包括維護模塊、網(wǎng)絡(luò)模塊、時鐘模塊。優(yōu)選地，第一處理器的多路電源模塊在第一處理器四周分散布局；第二處理器的多路電源模塊在第二處理器四周分散布局。優(yōu)選地，所述運算節(jié)點板中的供電平面銅箔被設(shè)計成使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。優(yōu)選地，第一處理器的多路電源模塊以及第二處理器的多路電源模塊為受控電源模塊，所述存儲器是雙面貼存儲器。根據(jù)本發(fā)明的第二方面，提供了一種運算節(jié)點板布局方法，包括在所述高性能運算節(jié)點板上集成并僅僅集成第一處理器和第二處理器，其中使得第一處理器和第二處理器的型號一致且互相獨立，其中，第一處理器和第二處理器具有公共邏輯電路；分別通過多路電源模塊以及配套電源控制邏輯芯片對第一處理器和第二處理器進行供電控制；為第一處理器和第二處理器分別配備多路存儲器進行獨立的數(shù)據(jù)存取操作。優(yōu)選地，其中將第一處理器和第二處理器的位置相互錯開布局，并且將第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。優(yōu)選地，將第一處理器的多路電源模塊在第一處理器四周分散布局，并且將第二處理器的多路電源模塊在第二處理器四周分散布局。優(yōu)選地，通過設(shè)置所述運算節(jié)點板中的供電平面銅箔的厚度、寬度來使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。由此，本發(fā)明提供了一種高性能運算節(jié)點板的布局結(jié)構(gòu)，首先以電源完整性規(guī)則、組裝與冷卻規(guī)則協(xié)同驅(qū)動運算節(jié)點板的初始布局，再通過信號完整性規(guī)則驅(qū)動布局結(jié)構(gòu)的細化和優(yōu)化，從而有效地解決困擾基于大功耗處理器芯片的運算節(jié)點板的供電、散熱和組裝的實現(xiàn)難題。


結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖1示意性地示出了根據(jù)本發(fā)明實施例的高性能運算節(jié)點板的布局結(jié)構(gòu)。圖2示意性地示出了假設(shè)運算節(jié)點板中的處理器單側(cè)集中供電的情況。圖3示意性地示出了假設(shè)運算節(jié)點板中的處理器四周分散供電的情況。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。圖1示意性地示出了根據(jù)本發(fā)明實施例的高性能運算節(jié)點板的布局結(jié)構(gòu)。具體地說，如圖1所示，根據(jù)本發(fā)明實施例的所述高性能運算節(jié)點板上集成了兩片處理器(第一處理器A和第二處理器B)，第一處理器A和第二處理器B型號一致且互相獨立；并且，運算節(jié)點板上沒有集成其它處理器。其中，第一處理器A和第二處理器B分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器(例如，多路雙面貼存儲器)進行獨立的數(shù)據(jù)存取操作。而且，多路電源模塊以及配套電源控制邏輯芯片僅僅用于為相應(yīng)的處理器供電。例如，在圖1所示的示例中，第一處理器A通過6路電源模塊(例如，多路受控電源模塊A11、A12、A13、A14、A15、A16)以及配套電源控制邏輯芯片AO進行供電控制，并且配備了 4路雙面貼存儲器(雙面貼存儲器陣列，陣列Al、陣列A2、陣列A3、陣列A4)進行獨立的數(shù)據(jù)存取操作。第二處理器B過6路電源模塊(例如，多路受控電源模塊B11、B12、B13、B14、B15、B16)以及配套電源控制邏輯芯片BO進行供電控制，并且配備了 4路雙面貼存儲器(雙面貼存儲器陣列，陣列B1、陣列B2、陣列B3、陣列B4)進行獨立的數(shù)據(jù)存取操作。而且，第一處理器A和第二處理器B具有公共邏輯電路；例如，第一處理器A和第二處理器B的公共邏輯電路包括公共電源電路Ml、其它邏輯電路M2、存儲體電源及控制邏輯電路M3、以及與其它印制板互連的連接器(例如圖1所示的第一連接器I和第二連接器2)。具體地說，公共電源電路Ml主要針對其它邏輯電路的內(nèi)核、接口等進行供電，單芯片功耗不大，多個芯片的累計功耗也不太大(例如，多個芯片的累計功耗20W左右)。其中，例如，其它邏輯電路M2包括維護模塊、網(wǎng)絡(luò)模塊、時鐘模塊等。由此，相對于分別集成單片處理器的兩塊運算節(jié)點板，集成兩片處理器的單個運算節(jié)點板可以共用一套公共邏輯電路，從而降低了成本、提高了集成度，而且第一處理器A和第二處理器B類似的布局結(jié)構(gòu)導(dǎo)致細化設(shè)計較強的可復(fù)用性。而且，一塊運算節(jié)點板僅僅集成兩塊處理器卻沒有集成更多處理器的理由是，印制板尺寸過大會導(dǎo)致設(shè)計復(fù)雜、生產(chǎn)困難，以及成品率降低以及其它可靠性方面的難題，而且一套公共邏輯電路資源未必足以支持更多的處理器應(yīng)用(也就是說，還需要增加共用邏輯電路資源)。此外，優(yōu)選地，如圖1所示，第一處理器A和第二處理器B的位置相互錯開布局，并且第一處理器A和第二處理器B與任何其它高器件或者熱器件也相互錯開布局，例如電源模塊(熱器件)、連接器(高器件)等，從而無論采用何種冷卻方式，都能有效避免熱點集中和散熱受阻。其中，“錯開布局”指的是兩個元件無論在水平方向還是在垂直方向的投影都不會重疊。以雙處理器的布局為例，常規(guī)雙處理器布局處于對稱、美觀等考慮，總會在水平(或垂直)的方向保持投影一致。高器件指的是，相對處理器芯片，焊接后高度尺寸較大的芯片(例如，處理器高出印制板表面3. 7_，那么高出印制板表面3. 7mm的元器件都可以算做是高器件)，因為本發(fā)明屬于印制板布局，所以沒有詳細描述可能采用的冷卻方式，超出處理器高度的元器件都可能影響散熱通道的完整性。熱器件指的是，功耗超過5W的元器件；這類器件易于發(fā)熱，熱點過于集中，對散熱不利。具體地說，處理器屬于高功耗器件(例如，功耗趨近200W)，巨大的電流需求和有限的封裝尺寸導(dǎo)致其熱密度很大，需要非常強力的供電保障，以及有效的冷卻和散熱措施。運算節(jié)點板的其它功耗來源還包括存儲部件、電源模塊和其它邏輯電路。其中，存儲部件總功耗較大(例如，>80W)，但是單芯片功耗較小(例如，〈1W)，而且芯片布局比較分散；電源模塊進行電源轉(zhuǎn)換時存在損耗發(fā)熱，單路電源模塊損耗略大(例如，8W左右)，需要簡單的散熱措施；其它邏輯電路芯片(維護、網(wǎng)絡(luò)、時鐘等)功耗較小(例如，<3ff)分布同樣比較分散；因此，這些電路芯片的散熱都不是工程實現(xiàn)的難點。
處理器之間以及處理器與其它熱器件相互錯開布置，主要目的是防止熱點的過度集中導(dǎo)致散熱困難。處理器與高器件之間相互錯開，主要目的是防止運算節(jié)點部件組裝完畢后，散熱通道受到不必要的阻礙，影響到處理器的散熱效果。而且，優(yōu)選地，第一處理器A的多路受控電源模塊All、A12、A13、A14、A15、A16在
第一處理器A四周分散布局，并且盡量靠近處理器供電，降低電流密度、路徑阻抗的同時改善處理器位置的電源平衡性，可以有效降低處理器位置的電源壓降、路徑損耗以及硅片內(nèi)部噪聲。同樣，第二處理器B的多路受控電源模塊B11、B12、B13、B14、B15、B16在第二處理
器B四周分散布局。與集中供電相比，四周分散供電能夠更有效地利用電源平面的敷銅，分散各個方向的電流密度，有利于處理器區(qū)域各封裝管腳的電源電壓、荷載電流的均勻性，顯著降低各路電源模塊輸出位置到處理器輸入位置的電源壓降(V=IR，V是印制板供電路徑的壓降，I是流經(jīng)供電路徑的電流，R是供電路徑的阻抗)。電源模塊靠近處理器布局并就近供電，能夠降低供電路徑阻抗，也有利于降低電源模塊到處理器的電源壓降。下面將參考圖2和圖3來具體說明。以第一處理器A為例，假設(shè)有四塊電源模塊AO1、A02、A03和A04對其進行供電，其中11、12、13、14分別表示電源模塊AO1、A02、A03和A04至第一處理器A的電流大小，Rl、R2、R3、R4分別表示電源模塊A01、A02、A03和A04至第一處理器A的電阻大??；圖2示意性地示出了假設(shè)運算節(jié)點板中的處理器單側(cè)集中供電的情況；圖3示意性地示出了假設(shè)運算節(jié)點板中的處理器四周分散供電的情況。如圖2所示，單側(cè)集中供電導(dǎo)致處理器芯片供電存在的局部電流熱點，即圖示處理器下方區(qū)域(壓差A(yù)Vl所處位置，AV1 AV2, AV1 AV3, Λ VI Λ V4)，硅片內(nèi)部也會因為電源的局部不均衡(該位置電流也遠大于其它位置)導(dǎo)致該區(qū)域內(nèi)電源噪聲嚴重，可能導(dǎo)致該區(qū)域硅片內(nèi)部信號或時序紊亂、外部接口信號質(zhì)量惡化。如圖3所示，四周分散供電導(dǎo)致處理器芯片供電不存在的局部電流熱點，即處理器各方向的電流、壓差都均勻相等(AVI’ =AV2’ =AV3’ =AV4，乂 1/4 Λ Vl )，硅片內(nèi)部各區(qū)域內(nèi)的電源噪聲比較均衡，基本不會出現(xiàn)硅片內(nèi)部信號或時序紊亂、外部接口信號質(zhì)量惡化的情況。
然而，四周分散非常理想化，因為在很多應(yīng)用中無法實現(xiàn)完全均勻分布的四周分散布局。例如，相互錯開布局以及其它規(guī)則導(dǎo)致各路電源模塊到處理器供電路徑(的遠近)存在差異(圖3所示的Rl、R2、R3、R4，供電路徑阻抗并不相等)。由此，在本發(fā)明的另一優(yōu)選實施例中，優(yōu)化運算節(jié)點板敷銅設(shè)計，通過修改供電平面銅箔的厚度、寬度等形狀因素(而且，優(yōu)選地，條件允許的情況下盡可能采用多層厚銅箔)，協(xié)調(diào)各路電源模塊到處理器的路徑阻抗值的一致性，保證多路電源模塊的電源平衡性，以期在處理器電流快速變化的階段獲得相對良好的電源響應(yīng)。具體地說，在本發(fā)明的優(yōu)選實施例中，所述運算節(jié)點板中的供電平面銅箔被設(shè)計成使得第一處理器A的多路受控電源模塊All、A12、A13、A14、A15、A16到第一處理器A的路徑阻抗值一致，并且使得第二處理器B的多路受控電源模塊B11、B12、B13、B14、B15、B16到第二處理器B的路徑阻抗值的一致。例如，可修改或選擇供電平面銅箔的厚度、寬度等形狀因素，例如，離處理器近的電源模塊可以敷薄的或者窄的銅皮，離處理器遠的電源模塊可以敷厚的或者寬的銅皮，通過理論計算和仿真模擬等手段指導(dǎo)、驗證，可以控制各路電源模塊供電路徑阻抗一致(修改之后，Rl’ =R2’ =R3’ =R4’)。此時，處理器任何相同電源電壓、相同饋入電流的條件下，各電源模塊的輸出電壓、輸出電流基本一致，有利于電源控制邏輯芯片調(diào)整電源輸出的平衡特性。由此，通過上述布局，當(dāng)處理器發(fā)生快速的較大電流變化時，處理器位置電源電壓將會形成快速的升高或跌落，電源邏輯控制芯片將會根據(jù)處理器和各電源模塊位置的電壓、電流反饋調(diào)節(jié)各電源模塊的輸出，以保證處理器位置電壓的穩(wěn)定。本發(fā)明所示布局結(jié)構(gòu)中，分散的電流密度、較小的路徑阻抗，以及各路電源模塊到處理器路徑阻抗值一致性的增強，能夠增加各路電源模塊的電源平衡性、處理器各區(qū)域的電源平衡性，加速電源控制邏輯芯片對處理器位置電壓波動的響應(yīng)與調(diào)節(jié)。此外，抵近處理器四面分散供電，還有利于減小不必要的供電路徑損耗(W=I2R, W是印制板供電路徑的損耗，I是流經(jīng)供電路徑的電流，R是供電路徑的阻抗)。由此，本發(fā)明上述實施例有利地提供了一種高性能運算節(jié)點板的布局結(jié)構(gòu)，首先以電源完整性規(guī)則、組裝與冷卻規(guī)則協(xié)同驅(qū)動運算節(jié)點板的初始布局，再通過信號完整性規(guī)則驅(qū)動布局結(jié)構(gòu)的細化和優(yōu)化，從而有效地解決困擾基于大功耗處理器芯片的運算節(jié)點板的供電、散熱和組裝的實現(xiàn)難題。此外，需要說明的是，除非特別指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種運算節(jié)點板，其特征在于，所述高性能運算節(jié)點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節(jié)點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數(shù)據(jù)存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。
2.根據(jù)權(quán)利要求1所述的運算節(jié)點板，其特征在于，第一處理器和第二處理器的位置相互錯開布局，并且/或者第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。
3.根據(jù)權(quán)利要求1或2所述的運算節(jié)點板，其特征在于，公共邏輯電路包括公共電源電路、其它邏輯電路、存儲體電源及控制邏輯電路、以及與其它印制板互連的連接器；其中， 其它邏輯電路包括維護模塊、網(wǎng)絡(luò)模塊、時鐘模塊。
4.根據(jù)權(quán)利要求1或2所述的運算節(jié)點板，其特征在于，第一處理器的多路電源模塊在第一處理器四周分散布局；第二處理器的多路電源模塊在第二處理器四周分散布局。
5.根據(jù)權(quán)利要求1或2所述的運算節(jié)點板，其特征在于，所述運算節(jié)點板中的供電平面銅箔被設(shè)計成使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。
6.根據(jù)權(quán)利要求1或2所述的運算節(jié)點板，其特征在于，第一處理器的多路電源模塊以及第二處理器的多路電源模塊為受控電源模塊，所述存儲器是雙面貼存儲器。
7.—種運算節(jié)點板布局方法，其特征在于包括在所述高性能運算節(jié)點板上集成并僅僅集成第一處理器和第二處理器，其中使得第一處理器和第二處理器的型號一致且互相獨立，其中，第一處理器和第二處理器具有公共邏輯電路；分別通過多路電源模塊以及配套電源控制邏輯芯片對第一處理器和第二處理器進行供電控制；為第一處理器和第二處理器分別配備多路存儲器進行獨立的數(shù)據(jù)存取操作。
8.根據(jù)權(quán)利要求7所述的運算節(jié)點板布局方法，其特征在于，其中將第一處理器和第二處理器的位置相互錯開布局，并且將第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。
9.根據(jù)權(quán)利要求7或8所述的運算節(jié)點板布局方法，其特征在于，將第一處理器的多路電源模塊在第一處理器四周分散布局，并且將第二處理器的多路電源模塊在第二處理器四周分散布局。
10.根據(jù)權(quán)利要求7或8所述的運算節(jié)點板布局方法，其特征在于，通過設(shè)置所述運算節(jié)點板中的供電平面銅箔的厚度、寬度來使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。
全文摘要
本發(fā)明提供了一種運算節(jié)點板以及運算節(jié)點板布局方法。所述高性能運算節(jié)點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節(jié)點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數(shù)據(jù)存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。第一處理器和第二處理器的位置相互錯開布局，并且第一處理器和第二處理器與任何其它高器件或者熱器件也相互錯開布局。第一處理器的多路受控電源模塊在第一處理器四周分散布局；第二處理器的多路受控電源模塊在第二處理器四周分散布局。
文檔編號G06F15/76GK103020007SQ20121057412
公開日2013年4月3日 申請日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者王彥輝, 丁亞軍, 劉耀, 賈福楨, 鄭浩, 胡晉 申請人:無錫江南計算技術(shù)研究所