連接的待機(jī)睡眠狀態(tài)的制作方法
【專利摘要】使用新穎的連接的待機(jī)睡眠狀態(tài)，減少在處理器的睡眠狀態(tài)期間的功耗和耗散。在連接的備用睡眠狀態(tài)中，使用專用功率面來維護(hù)處理器上下文。為了節(jié)省功率，降低處理器上的不必要的組件的功率，包括所有的時(shí)鐘組件，且先前定向到處理器的喚醒源被定向到平臺(tái)控制中樞。平臺(tái)控制中樞在連接的備用睡眠狀態(tài)期間維持用于處理器的某些體系結(jié)構(gòu)功能，并管理使得處理器返回到前面的睡眠狀態(tài)的喚醒邏輯。
【專利說明】連接的待機(jī)睡眠狀態(tài)
【技術(shù)領(lǐng)域】
[0001]本【技術(shù)領(lǐng)域】是電子系統(tǒng)和功率管理，尤其是處理器功率管理和處理器睡眠狀態(tài)。
[0002]背景
[0003]由于向高級(jí)微處理器例如中央處理單元(CPU)發(fā)展的趨勢(shì)，隨著更多的晶體管和更高的頻率繼續(xù)增長(zhǎng)，計(jì)算機(jī)設(shè)計(jì)者和生產(chǎn)商常常面臨著功率和能量消耗的相應(yīng)增加。尤其是在諸如膝上型計(jì)算機(jī)、無線手機(jī)、個(gè)人數(shù)字助理、平板計(jì)算機(jī)等等的移動(dòng)設(shè)備中，增加的功耗可以引起過熱，過熱會(huì)負(fù)面影響性能且顯著減少電池壽命。因?yàn)殡姵赝ǔ＞哂杏邢奕萘?，不必要地運(yùn)行移動(dòng)設(shè)備的處理器可以比所期望的更快地耗盡容量。
[0004]為了管理功耗，如今的高端CPU具有兩種不同的省電模式一C狀態(tài)和S狀態(tài)。在C狀態(tài)中，CPU被置于睡眠模式，同時(shí)維持上下文，并且對(duì)系統(tǒng)來說看起來體系結(jié)構(gòu)上是活動(dòng)的，這也被稱為空閑狀態(tài)。在S狀態(tài)中，CPU被斷電，且重啟CPU要求有引導(dǎo)過程。操作系統(tǒng)通常支持內(nèi)建功率管理軟件接口，例如于1996年首次公布的開放行業(yè)規(guī)范標(biāo)準(zhǔn)的高級(jí)配置和功率接口(ACPI)，其中基于減少的活動(dòng)或需求把CPU置于較低功率的睡眠狀態(tài)。連同其他方面一起，ACPI把較低功率睡眠狀態(tài)定義為可以受處理器和/或芯片組支持的一系列C狀態(tài)。
[0005]例如，在ACPI中，CO被定義為其中處理器以高電壓和高頻率操作的運(yùn)行時(shí)狀態(tài)，Cl被定義為其中內(nèi)部停止核時(shí)鐘的自動(dòng)停機(jī)狀態(tài)，C2被定義為其中外部停止核時(shí)鐘的停止時(shí)鐘狀態(tài)，且C3被定義為其中關(guān)閉鎖相環(huán)(PLL)以便關(guān)閉所有處理器時(shí)鐘的深度睡眠狀態(tài)。在C4狀態(tài)中，降低被應(yīng)用到已經(jīng)處于C3狀態(tài)的處理器的電壓，以便減少泄露而不危及核和高速緩存中的狀態(tài)保持。
[0006]替代地，或者作為ACPI的附加，高端CPU采用定義稱為增強(qiáng)C狀態(tài)的其他C狀態(tài)的專有功率管理接口，其中關(guān)閉處理器時(shí)鐘的不同組合并把處理器電壓減少到更低的數(shù)據(jù)保持點(diǎn)(data retention point),以便實(shí)現(xiàn)甚至更深的睡眠狀態(tài)和更大的功耗減少。這些附加睡眠狀態(tài)通常用與ACPI C狀態(tài)相似的或等效的語義來表征，其中較高編號(hào)的C狀態(tài)通常比較低編號(hào)的C狀態(tài)消耗更低的功率，但通常具有更長(zhǎng)的退出延遲時(shí)間。
[0007]C狀態(tài)可以是指單個(gè)核的狀態(tài)。然而，大多數(shù)現(xiàn)代處理器實(shí)際上由多個(gè)CPU組成，例如具有2個(gè)核的英特爾Core Duo或具有4個(gè)核的英特爾Core-2QUad。盡管每一核具有其自己的空閑狀態(tài)，但處理器中的多個(gè)核通常共享資源，例如L2高速緩存或時(shí)鐘產(chǎn)生器。因此，通常，僅當(dāng)處理器中的所有核可以進(jìn)入特定C狀態(tài)(有時(shí)被稱為封裝C狀態(tài))時(shí)，該處理器才可以進(jìn)入到該特定C狀態(tài)。
[0008]在操作中，為了進(jìn)入更深的睡眠狀態(tài)，功率管理接口通常檢測(cè)其中不存在對(duì)處理器的新的或待處理的中斷的時(shí)隙。然后，功率管理接口使用輸入/輸出(I/o)控制器或其他芯片組功能部件來把處理器置于更深的睡眠狀態(tài)。例如，通常，每當(dāng)I/o控制器或其他集成電路斷言(assert)諸如DPRSLPVR信號(hào)等的平臺(tái)“更深睡眠”信號(hào)或其他類似信號(hào)時(shí)，通過參考處理器電壓調(diào)節(jié)器(VR)電路中的外部電壓參考并調(diào)節(jié)到這一參考電壓，實(shí)現(xiàn)進(jìn)入到更深的睡眠狀態(tài)。然后，VR從第一電壓轉(zhuǎn)換到與更深的睡眠狀態(tài)相關(guān)聯(lián)的次低電壓，包括，對(duì)于某些睡眠狀態(tài)來說是零電壓。一旦退出更深的睡眠狀態(tài)，VR在指定的時(shí)間窗口內(nèi)轉(zhuǎn)換回到較高的電壓。
[0009]在處理器已經(jīng)被置于更深的睡眠狀態(tài)之后，來自操作系統(tǒng)或另一源的中斷事件或中斷可以被發(fā)送給芯片組，且芯片組然后將允許處理器退出該更深的睡眠狀態(tài)。在包括更深的睡眠狀態(tài)的各種功率管理狀態(tài)之間轉(zhuǎn)換的能力允許減少功耗和耗散并增加電池壽命。
[0010]附圖簡(jiǎn)述
[0011]在附圖的各圖中作為示例而非限制闡釋本發(fā)明，在附圖中，類似的參考編號(hào)表示類似的元素，附圖中:
[0012]圖1是其中可以把處理器置于根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)(connected standby sleep state)的不例性平臺(tái)系統(tǒng)的框圖；
[0013]圖2是闡釋可以用來進(jìn)入到根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)的過程的流程圖；
[0014]圖3是闡釋可以用來退出根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)的流程圖；以及
[0015]圖4闡釋可以結(jié)合在此描述的實(shí)施例使用的典型計(jì)算機(jī)系統(tǒng)的示例。
[0016]詳細(xì)描述
[0017]在下列描述中，陳述眾多特定的細(xì)節(jié)以便提供對(duì)用于在處理器的睡眠狀態(tài)期間進(jìn)行功率管理的方法、介質(zhì)和系統(tǒng)的實(shí)施例的透徹解釋。細(xì)節(jié)旨在通過描述本發(fā)明的示例性實(shí)施例促進(jìn)對(duì)本發(fā)明的理解。然而，那些細(xì)節(jié)不旨在把本發(fā)明限制為所描述的具體實(shí)施例。更改和其他實(shí)施例落在本發(fā)明的范圍內(nèi)。
[0018]本領(lǐng)域中的技術(shù)人員將明顯看出，無需本描述中所陳述的一個(gè)或多個(gè)特定細(xì)節(jié)就可以實(shí)踐本發(fā)明的實(shí)施例。另外，沒有詳細(xì)示出某些公知的組件、結(jié)構(gòu)和技術(shù)，以免混淆對(duì)本發(fā)明的理解。
[0019]出于闡釋的目的提供了各圖中所敘述的特定細(xì)節(jié)，包括硬件(例如電路、專用邏輯、固件、微代碼等等)、軟件(例如在通用計(jì)算機(jī)系統(tǒng)或?qū)Ｓ脵C(jī)器或設(shè)備上運(yùn)行的軟件)或兩者的組合的細(xì)節(jié)。然而，本領(lǐng)域中的技術(shù)人員將明顯看出，在各實(shí)施例中可以采用與附圖中所敘述的或本申請(qǐng)中所描述的不同的硬件和/或軟件，同時(shí)保持落在本發(fā)明的范圍內(nèi)。
[0020]貫穿本描述，借助連續(xù)操作陳述一些細(xì)節(jié)。然而，本領(lǐng)域中的技術(shù)人員將明顯看出，可以以不同于所描述的次序執(zhí)行一些操作，包括并行地而非順序地執(zhí)行，同時(shí)保持落在本發(fā)明的范圍內(nèi)。
[0021]最后，在本說明書中對(duì)“一種實(shí)施例”或“一個(gè)實(shí)施例”的描述意味著結(jié)合該實(shí)施例描述的具體的特征、結(jié)構(gòu)或特性可以被包括在至少本發(fā)明的一種實(shí)施例中。在本說明書中的不同位置出現(xiàn)短語“在一個(gè)實(shí)施例中”不一定都是指同一個(gè)實(shí)施例。
[0022]現(xiàn)在轉(zhuǎn)到詳細(xì)描述，對(duì)于是前幾代的深度睡眠狀態(tài)，處于深度空閑狀態(tài)的處理器仍然消耗或者泄露功率。這種低效的功率使用至少部分地是由于在睡眠狀態(tài)期間保持給一個(gè)或多個(gè)功率面供電，以便維護(hù)處理器上下文，并使得處理器對(duì)系統(tǒng)來說看起來體系結(jié)構(gòu)上是活動(dòng)的。維持處理器上下文和看起來體系結(jié)構(gòu)上是活動(dòng)的允許處理器快速喚醒。當(dāng)不再需要保持供的電(各)功率面支持的組件中的一些時(shí)，出現(xiàn)了低效率。
[0023]例如，其中可以采用本發(fā)明的各實(shí)施例的處理器通常由外部電壓調(diào)節(jié)器(VR)和在處理器管芯中集成的多個(gè)內(nèi)部電壓調(diào)節(jié)器(稱為全集成電壓調(diào)節(jié)器(FIVR))供電。CPU管芯中使用多個(gè)FIVR允許把CPU管芯上的組件分組成分離的功率面，以使得由FIVR調(diào)節(jié)功率并且僅把功率提供給該組中的那些組件。在電源管理期間，在把處理器置于某種C狀態(tài)時(shí)，可以降低或關(guān)閉一個(gè)FIVR的給定的功率面的功率，同時(shí)另一 FIVR的另一功率面保持活動(dòng)或完全供電。
[0024]在一種實(shí)施例中，在一些深度睡眠狀態(tài)期間使用被稱為VccST的持續(xù)功率面(sustain power layer)來給用于多種I/O信號(hào)的I/O引腳供電,例如在CPU和平臺(tái)控制中樞(PCH)之間的接口、與外部VR的接口以及與嵌入式控制器(EC)的接口。VccST也給支持在睡眠狀態(tài)期間把CPU上下文存儲(chǔ)在其中的CPU靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的片上電壓調(diào)節(jié)器供電。VccST也被用來給監(jiān)視和處理的各種喚醒源信號(hào)的CPU的喚醒邏輯(WakeLogic)供電，諸如在PCH和CPU之間的PMSYNC和PMDOWN串行接口等。最后，VccST功率面給駐留在CPU上的靜電放電箝位(ESD箝位)供電。
[0025]在功率管理期間，盡管在CPU進(jìn)入諸如英特爾?:微處理器中所使用的封裝C狀態(tài)
ClO等的特定深度睡眠狀態(tài)時(shí)上電或斷電諸如系統(tǒng)代理功率面(VccSA)等的其他功率面，但VccST功率面保持供電，以便支持上面所提到的組件。在不需要那些組件時(shí)，這可以引起不必要的功耗或耗散。
[0026]除了其他優(yōu)點(diǎn)之外，本發(fā)明的各實(shí)施例解決這種低效率。具體地，本發(fā)明的各實(shí)施例包括使用新穎的連接的待機(jī)睡眠狀態(tài)在處理器的睡眠狀態(tài)期間管理功率的方法、介質(zhì)和系統(tǒng)。在一種實(shí)施例中，連接的待機(jī)睡眠狀態(tài)使用專用功率面來維持CPU上下文。在一種實(shí)施例中，連接的待機(jī)睡眠狀態(tài)使用PCH的資源來促進(jìn)CPU喚醒。在一種實(shí)施例中，連接的待機(jī)睡眠狀態(tài)促進(jìn)在PCH中保留CPU體系結(jié)構(gòu)功能，直到CPU喚醒。本發(fā)明的一種實(shí)施例有利地允許關(guān)閉所有先前在深度睡眠狀態(tài)期間保持供電的不必要的CPU組件，包括關(guān)閉所有時(shí)鐘。
[0027]圖1闡釋其中把處理器置于根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)的示例性平臺(tái)系統(tǒng)的框圖。平臺(tái)系統(tǒng)102可以是膝上型計(jì)算機(jī)、筆記本計(jì)算機(jī)和電子平板或閱讀設(shè)備、照相機(jī)、個(gè)人數(shù)字助理、無線蜂窩式電話手機(jī)、智能電話或任何其他類型的移動(dòng)電子系統(tǒng)或移動(dòng)計(jì)算設(shè)備。平臺(tái)系統(tǒng)102也可以是諸如臺(tái)式計(jì)算系統(tǒng)或企業(yè)計(jì)算系統(tǒng)等的固定系統(tǒng)。其他類型的電子系統(tǒng)也在本發(fā)明的各實(shí)施例的范圍內(nèi)。
[0028]根據(jù)本發(fā)明的一種實(shí)施例配置平臺(tái)系統(tǒng)102。平臺(tái)系統(tǒng)102包括CPU104和PCH106，還包括其他組件，未闡釋其他組件以免混淆本發(fā)明。在一種實(shí)施例中，CPU/處理器
104可以是英特爾?體系結(jié)構(gòu)微處理器，包括用于處理指令的一個(gè)或多個(gè)處理核和至少一
個(gè)執(zhí)行單元。應(yīng)明白，在不偏離本文描述的實(shí)施例的范圍的前提下，可以利用任何合適數(shù)量的處理核。在其他實(shí)施例中，處理器104可以是不同類型的處理器，例如來自不同來源的數(shù)字信號(hào)處理器、嵌入式處理器或微處理器。
[0029]在一種實(shí)施例中，CPU104包括至DDRllO的DDRIO(雙倍數(shù)據(jù)率I/O)接口 118，DDR1018耦合到給CPU上的一個(gè)或多個(gè)SRAMl 14供電的管芯上的電壓調(diào)節(jié)器/功率LVR/VDDQl 160在多核環(huán)境中，CPU利用了充當(dāng)共享高速緩存的SRAM114。例如，這種共享高速緩存可以是多個(gè)處理器核共享的2級(jí)(L2)高速緩存。[0030]在一種實(shí)施例中，CPU104也包括I/O接口(IO) 124，它支持在CPU和PCH106之間以及在CPU和EC112之間的各種信令協(xié)議136。信令協(xié)議136包括24MHz時(shí)鐘信號(hào)、PMDOWN/PMSYNC串行接口、PLTRST平臺(tái)恢復(fù)信號(hào)、PWRGOOD功率良好信號(hào)和THERMTRIP熱斷路信號(hào)。在一種實(shí)施例中，I/O接口 24也支持災(zāi)難性錯(cuò)誤的調(diào)試信號(hào)CATERR140和測(cè)試訪問端口TAP142ο CPU 也包含 ESD 箝位 120 和 WakeLogic (喚醒邏輯)122。
[0031]在一種實(shí)施例中，外部VR、VR/VCCIN111由電池108供電，且經(jīng)由至CPU104的串行電壓標(biāo)識(shí)(SVID)接口與平臺(tái)系統(tǒng)102連接。VR/VCCIN111經(jīng)由電壓調(diào)節(jié)器允許信號(hào)VR_EN與PCH106連接。嵌入式控制器(EC) 112經(jīng)由平臺(tái)環(huán)境控制接口(PECI) 132與CPU102連接，并根據(jù)需要把PECI喚醒140信號(hào)提供給PCH106。
[0032]在一種實(shí)施例中，PCH106也包括支持在CPU和PCH106之間的各種信令協(xié)議136的I/o接口(10)126。在一種實(shí)施例中，PCH106包含時(shí)戳計(jì)數(shù)器(TSC) 128以及用于在連接待機(jī)狀態(tài)期間控制系統(tǒng)的連接的待機(jī)邏輯138。用于持續(xù)功率面的集成電壓調(diào)節(jié)器VCCST130也駐留在PCH106上。
[0033]在一種實(shí)施例中，在平臺(tái)系統(tǒng)102在連接的待機(jī)狀態(tài)下的操作期間，LVR/VDDQ116集成電壓調(diào)節(jié)器充當(dāng)專用功率面，在處理器進(jìn)入深度睡眠狀態(tài)和連接的待機(jī)狀態(tài)時(shí)，保持給該專用功率面供電，以便支持把CPU上下文(即處理器的關(guān)鍵狀態(tài)變量)存儲(chǔ)在其中的專用高速緩存存儲(chǔ)器(同步隨機(jī)存取存儲(chǔ)器(SRAM)) 114。處理器的關(guān)鍵狀態(tài)包括與體系結(jié)構(gòu)、微體系結(jié)構(gòu)、調(diào)試狀態(tài)相關(guān)聯(lián)的狀態(tài)變量和/或與該處理器相關(guān)聯(lián)的類似狀態(tài)變量。高速緩存存儲(chǔ)器可以內(nèi)建到處理器的芯片中，或者封裝在與處理器芯片相同的機(jī)殼內(nèi)。
[0034]在一種實(shí)施例中，經(jīng)由FET(場(chǎng)效應(yīng)晶體管)134耦合持續(xù)功率面VCCST130，以便給 PCH106 和 CPU104、124 和 126 以及 ESD 箝位 120 和 WakeLogicl22 的 IO 接口 供電。在轉(zhuǎn)換到連接的待機(jī)狀態(tài)期間，降低VCCST130的功率，以便減少那些組件的功耗和耗散。在連接的待機(jī)狀態(tài)期間，把來自ECl 12的喚醒源信號(hào)(PECI喚醒140)發(fā)送給PCH106而不是CPU104,以使得PCH可以代替CPU管理喚醒處理。另外，在PCH106中維持TSC128，以便促進(jìn)保留CPU體系結(jié)構(gòu)功能。
[0035]圖2和圖3是闡釋可以用來進(jìn)入(過程200)和退出(過程300)根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)的過程200和過程300的流程圖。參考圖2，為了進(jìn)入連接的待機(jī)睡眠狀態(tài)，諸如CPU等的集成電路設(shè)備發(fā)起過程200，以便確?？梢越档驮贑PU IO接口處的每一信號(hào)的功率，且可以把所有喚醒源移動(dòng)到PCH。相應(yīng)地，在過程框202，在CPU已經(jīng)進(jìn)入深度睡眠狀態(tài)(例如封裝ClO狀態(tài)，其中使用持續(xù)功率面例如VccST來給平臺(tái)系統(tǒng)中的有限數(shù)量的組件供電)之后，PCH接收到進(jìn)入連接的待機(jī)睡眠狀態(tài)的請(qǐng)求。在確定不再需要持續(xù)功率面所支持的組件且可以增加睡眠狀態(tài)的深度之后，接收到該請(qǐng)求。
[0036]在過程框204，CPU的WakeLogic組件經(jīng)由在CPU和PCH之間的PMSYNC串行接口把至下一事件的時(shí)間(Time to Next Event, TNTE)信號(hào)發(fā)送給PCH。在過程框206，CPU的WakeLogic組件也給PCH發(fā)送消息以便選通24MHz時(shí)鐘。該時(shí)鐘是參考時(shí)鐘，它在前面的深度睡眠狀態(tài)(例如ClO睡眠狀態(tài))期間通常保持供電，以便支持CPU中的TSC(時(shí)戳計(jì)數(shù)器)和計(jì)時(shí)器事件。但在連接的待機(jī)睡眠狀態(tài)中，在PCH中支持TSC，且計(jì)時(shí)器事件也將由PCH處理，因此不再需要24MHz時(shí)鐘。
[0037]在過程框208，CPU的WakeLogic組件還發(fā)送消息以便降低持續(xù)功率面的功率，并關(guān)閉持續(xù)功率面所支持的所有剩余信號(hào)。因而，關(guān)閉到外部VR的CPU IO的SVID接口，這是由于外部VR已經(jīng)被禁用或運(yùn)行在受限狀態(tài)(其中，SVID接口關(guān)閉，但是在外部VR中維持喚醒邏輯)。由于在連接的待機(jī)狀態(tài)期間把喚醒源移動(dòng)到PCH，不需要到外部VR的接口，即使在運(yùn)行在受限狀態(tài)時(shí)也是如此。
[0038]在過程框208，被關(guān)閉的其他剩余信號(hào)包括PMSYNC/PMD0WN串行接口。這些接口用于在CPU和PCH之間的通信，且一旦斷電CPU就不需要這些接口。PwrGood (功率良好)和PLTRST(平臺(tái)復(fù)位)信號(hào)用于與已經(jīng)斷電的平臺(tái)系統(tǒng)中的其他功率面域通信。唯一使用這樣的信號(hào)的其他功率面域是用于在連接的待機(jī)狀態(tài)中保持供電的DDRIO的功率面(專用功率面)，但是DDRIO將擁有自己的PwrGood(功率良好)和PLTRST(平臺(tái)復(fù)位)信號(hào)。因而，由于不再需要CPU IO接口上的PwrGood (功率良好)和PLTRST (平臺(tái)復(fù)位)信號(hào)，所以關(guān)閉它們。
[0039]在過程框208，由于所有時(shí)鐘都關(guān)閉，且不存在將從CPU中產(chǎn)生THERMTRIP信號(hào)的傳感器或邏輯，THERMTRIP信號(hào)不工作，且因而被關(guān)閉。因?yàn)镻ECI接口是喚醒源，在前面的睡眠狀態(tài)期間對(duì)其進(jìn)行供電。然而，在連接的待機(jī)狀態(tài)中，可以關(guān)閉PECI引腳的功率，且任何PECI喚醒信號(hào)可以由EC經(jīng)由另一接口例如經(jīng)由SMBUS直接發(fā)送給PCH。最后，在連接的待機(jī)睡眠狀態(tài)期間，可以關(guān)閉在前面的睡眠狀態(tài)期間通電的CPU的IO接口上的某些調(diào)試信號(hào)，例如災(zāi)難性錯(cuò)誤(CATERR)和測(cè)試接入點(diǎn)(TAP)信號(hào)，這是由于CPU中不存在借助于這樣的信號(hào)調(diào)試的、起作用的功能邏輯或時(shí)鐘。
[0040]在一種實(shí)施例中，進(jìn)入過程200在過程框210繼續(xù)，過程框210中，先前由CPU處理的所有喚醒源現(xiàn)在被重定向到PCH。喚醒源包括先前在PCH處從CPUWakeLogic接收的TNTE的到期、來自EC的PECI喚醒信號(hào)的重定向以及來自PCH的任何中斷。
[0041]在一種實(shí)施例中，進(jìn)入過程200在過程框212繼續(xù)，在過程框212中，由專用功率面給CPU SRAM供電，在這種情況中該專用功率面是對(duì)到DDR設(shè)備的CPU的DDRIO接口供電的VDDQ功率面。在一種實(shí)施例中，通過用特定電壓標(biāo)識(shí)(VID)代碼向VDDQ指示傾斜降低(ramp down)操作電壓，可以把用于VDDQ的電壓功率管理設(shè)置為保留參考操作電壓。應(yīng)注意，對(duì)于一些實(shí)施例，參考操作電壓可以是最小保留操作電壓。一旦完成了切換到VDDQ功率面，通過用具體的電壓標(biāo)識(shí)(VID)代碼向VccST指示傾斜降低操作電壓，就可以把用于VccST的電壓功率管理設(shè)置成較低參考操作電壓或零參考操作電壓。過程框212的結(jié)果是，在連接的待機(jī)狀態(tài)期間僅有CPU的最少的一組組件保持供電，得到相比于比前面的深度睡眠狀態(tài)的顯著功率節(jié)省。
[0042]在過程框214，進(jìn)入過程200結(jié)束，CPU處于連接的待機(jī)狀態(tài)，且PCH等待喚醒或其他計(jì)時(shí)器事件。在一種實(shí)施例中，在連接的待機(jī)狀態(tài)期間，PCH也維持TSC，以便維持CPU體系結(jié)構(gòu)功能。
[0043]圖3是闡釋可以用來退出根據(jù)本發(fā)明的一種實(shí)施例的連接的待機(jī)睡眠狀態(tài)的過程300的流程圖。在過程框302，在連接的待機(jī)狀態(tài)期間，PCH從被重定向到PCH的喚醒源中的一個(gè)接收喚醒事件信號(hào)。例如，PCH可以接收TNTE計(jì)時(shí)器的到期的通知、或來自EC的PECI喚醒信號(hào)、或來自PCH本身的中斷。
[0044]在一種實(shí)施例中，在過程框304，響應(yīng)于接收到喚醒事件，PCH進(jìn)行到傾斜提升(ramp up)先前降低的持續(xù)功率面,例如VccST。例如,通過用具體的電壓標(biāo)識(shí)(VID)代碼指示VccST把操作電壓傾斜提升回去，可以把用于VccST的電壓功率管理設(shè)置到較高參考操作電壓。應(yīng)注意，對(duì)于一些實(shí)施例，參考操作電壓可以是最小活動(dòng)狀態(tài)操作電壓。在過程框306，一旦給持續(xù)功率面充分供電，且激活了相應(yīng)的引腳，則PCH斷言經(jīng)由在PCH和CPU之間的IO接口至CPU的PwrGood信號(hào)。
[0045]在過程框308，然后，PCH去選通(un-gate)先前選通的24MHz時(shí)鐘。例如，PCH重新鎖定用于24MHz時(shí)鐘域的鎖相環(huán)(PLL)并打開24MHz時(shí)鐘。
[0046]在一種實(shí)施例中，一旦給持續(xù)功率面供電并去選通24MHz時(shí)鐘，則過程300在過程框310繼續(xù)，過程框310中，PCH借助于持續(xù)功率面例如VccST功率面(代替專用功率面，例如VDDQ功率面)給CPU SRAM供電。處理器狀態(tài)返回到前面的深度睡眠狀態(tài)，例如封裝ClO狀態(tài)。過程300在過程框312結(jié)束，過程框312中，PCH等待進(jìn)入連接的待機(jī)狀態(tài)的下一次請(qǐng)求。
[0047]在一種實(shí)施例中，取決于喚醒源，在退出過程300結(jié)束之后，可以可選地把控制傳遞給與前面的深度睡眠狀態(tài)例如封裝ClO狀態(tài)相關(guān)聯(lián)的退出過程，以使得那些退出過程可以恢復(fù)CPU的狀態(tài)。例如，通常通過以下步驟恢復(fù)CPU的狀態(tài):向CPU產(chǎn)生平臺(tái)復(fù)位(PLTRST)信號(hào)以便執(zhí)行用于清除狀態(tài)的內(nèi)部復(fù)位，然后從CPU SRAM恢復(fù)與CPU相關(guān)聯(lián)的關(guān)鍵狀態(tài)變量。
[0048]從前述描述可以明顯看出，新穎的連接的待機(jī)狀態(tài)為處于深度空閑狀態(tài)的處理器提供顯著的功率節(jié)省。例如，先前幾代的深度睡眠狀態(tài)保留供電至少兩個(gè)功率面，且給處理器的眾多其他組件供電。另外，保持開啟處理器時(shí)鐘以便處理處理器的體系結(jié)構(gòu)功能和喚醒功能。通過降低組件的功率并把體系結(jié)構(gòu)功能和喚醒功能轉(zhuǎn)移到PCH，預(yù)測(cè)連接的待機(jī)狀態(tài)的使用節(jié)省大量的功率，并且通過延長(zhǎng)電池壽命，特別有利于移動(dòng)設(shè)備。
[0049]圖4闡釋可以結(jié)合在此描述的各實(shí)施例使用的典型計(jì)算機(jī)系統(tǒng)的示例。注意，盡管圖4闡釋數(shù)據(jù)處理系統(tǒng)例如計(jì)算機(jī)系統(tǒng)的各種組件，但不預(yù)期表示互連組件的任何具體的體系結(jié)構(gòu)或方式。還應(yīng)明白，也可以與本發(fā)明一起使用具有比圖4中所示出的更少組件或更多組件的其他類型的數(shù)據(jù)處理系統(tǒng)。圖4的數(shù)據(jù)處理系統(tǒng)可以是任何類型的計(jì)算設(shè)備，例如移動(dòng)或固定計(jì)算和/或通信設(shè)備，包括但不限于蜂窩式電話、智能電話、平板計(jì)算機(jī)、膝上型計(jì)算機(jī)、電子書閱讀器、臺(tái)式計(jì)算機(jī)、數(shù)碼相機(jī)等等。
[0050]如圖4中所示出，數(shù)據(jù)處理系統(tǒng)400包括用于互連系統(tǒng)的各種組件的一個(gè)或多個(gè)總線402。如本領(lǐng)域中已知的，一個(gè)或多個(gè)處理器403耦合到一個(gè)或多個(gè)總線402。存儲(chǔ)器405可以是DRAM或非易失性RAM，或者可以是閃速存儲(chǔ)器或其他類型的存儲(chǔ)器。使用本領(lǐng)域中已知的技術(shù)把這種存儲(chǔ)器耦合到一個(gè)或多個(gè)總線402。數(shù)據(jù)處理系統(tǒng)400也可以包括非易失性存儲(chǔ)器407，非易失性存儲(chǔ)器407可以是硬盤驅(qū)動(dòng)器、或閃速存儲(chǔ)器、或磁光驅(qū)動(dòng)器、或磁存儲(chǔ)器、或光驅(qū)動(dòng)器、或即使給系統(tǒng)斷電之后也能保存數(shù)據(jù)的其他類型的存儲(chǔ)器系統(tǒng)。使用已知的接口和連接技術(shù)把非易失性存儲(chǔ)器407和存儲(chǔ)器405兩者都耦合到一個(gè)或多個(gè)總線402。
[0051 ] 顯示器控制器404耦合到一個(gè)或多個(gè)總線402，以便接收要在顯示設(shè)備404上顯示的顯示數(shù)據(jù)，顯示設(shè)備404可以顯示在此描述的用戶界面特征或?qū)嵤├械娜魏我环N。顯示設(shè)備404可以包括集成觸摸輸入以提供觸摸屏。數(shù)據(jù)處理系統(tǒng)400也可以包括為一個(gè)或多個(gè)I/O設(shè)備提供接口的一個(gè)或多個(gè)輸入/輸出(I/O)控制器408，這些I/O設(shè)備例如一個(gè)或多個(gè)鼠標(biāo)、觸摸屏、觸控板、操縱桿和其他輸入設(shè)備，包括本領(lǐng)域中已知的那些輸入設(shè)備和輸出設(shè)備(例如揚(yáng)聲器)。如本領(lǐng)域中已知的，輸入/輸出設(shè)備409通過一個(gè)或多個(gè)I/O控制器408耦合。
[0052]當(dāng)系統(tǒng)400是移動(dòng)或便攜式系統(tǒng)時(shí)，可以包括電池或電池連接器，以便獨(dú)占地或者在缺乏另一類型的電源時(shí)提供操作系統(tǒng)400的功率。另外，對(duì)于一些實(shí)施例，可以包括天線，且天線經(jīng)由例如無線局域網(wǎng)(WLAN)設(shè)備耦合到系統(tǒng)400，以便為系統(tǒng)200提供無線連接。無線設(shè)備可以包括無線通信模塊，該無線通信模塊可以采用無線應(yīng)用協(xié)議來建立無線通信信道。無線通信模塊可以實(shí)現(xiàn)無線聯(lián)網(wǎng)標(biāo)準(zhǔn)，例如于1999年公布的電氣和電子工程師協(xié)會(huì)(IEEE) 802.11 標(biāo)準(zhǔn)，IEEE 標(biāo)準(zhǔn) 802.11-1999。
[0053]盡管圖4示出非易失性存儲(chǔ)器407和存儲(chǔ)器405直接地而不是通過網(wǎng)絡(luò)接口耦合到一個(gè)或多個(gè)總線，但應(yīng)明白，數(shù)據(jù)處理系統(tǒng)可以利用遠(yuǎn)離系統(tǒng)的非易失性存儲(chǔ)器，例如網(wǎng)絡(luò)存儲(chǔ)設(shè)備，其通過諸如調(diào)制解調(diào)器等的網(wǎng)絡(luò)接口、或以太網(wǎng)接口、或諸如無線WiFi收發(fā)器或無線蜂窩式電話收發(fā)器或這樣的收發(fā)器的組合等的無線接口耦合到數(shù)據(jù)處理系統(tǒng)。如本領(lǐng)域中已知的，一個(gè)或多個(gè)總線402可以包括一個(gè)或多個(gè)橋或控制器或適配器，以便在各種總線之間互連。在一種實(shí)施例中，I/O控制器408包括用于控制USB外圍設(shè)備的USB適配器，且可以控制以太網(wǎng)端口或無線收發(fā)器或無線收發(fā)器的組合。
[0054]從本描述將明顯看出，可以至少部分地用軟件實(shí)現(xiàn)本發(fā)明的各方面。即是說，響應(yīng)于數(shù)據(jù)處理系統(tǒng)的處理器執(zhí)行有形非暫態(tài)存儲(chǔ)器中所包含的指令序列，可以在數(shù)據(jù)處理系統(tǒng)中執(zhí)行在此描述的技術(shù)和方法，有形非暫態(tài)存儲(chǔ)器例如存儲(chǔ)器405或非易失性存儲(chǔ)器407或這樣的存儲(chǔ)器的組合，且這些存儲(chǔ)器中的每一個(gè)都是機(jī)器可讀有形存儲(chǔ)介質(zhì)的一種形式。在各種實(shí)施例中，硬布線電路可以與軟件指令組合使用以便實(shí)現(xiàn)本發(fā)明。因而，各種技術(shù)不限于硬件電路和軟件的任何特定組合，也不限于由數(shù)據(jù)處理系統(tǒng)執(zhí)行的指令的任何具體來源。
[0055]可以借助于諸如專用邏輯電路或微控制器或執(zhí)行程序代碼指令的其他形式的處理核等的邏輯電路實(shí)現(xiàn)所描述的實(shí)施例的全部或部分。因而，可以借助于諸如引起機(jī)器執(zhí)行這些指令以實(shí)現(xiàn)某些功能的機(jī)器可執(zhí)行指令等的程序代碼執(zhí)行以上討論教導(dǎo)的過程。在這種上下文中，“機(jī)器”通常是把中間形式(或“抽象”)指令轉(zhuǎn)換成處理器專用指令(例如抽象執(zhí)行環(huán)境，例如“虛擬機(jī)”(例如Java虛擬機(jī))、解釋器、公共語言運(yùn)行時(shí)、高級(jí)語言虛擬機(jī)等等)的機(jī)器，以及/或者被放置在被設(shè)計(jì)為執(zhí)行指令的半導(dǎo)體芯片的電子電路(例如借助于晶體管實(shí)現(xiàn)的“邏輯電路”)，例如通用處理器和/或?qū)Ｓ锰幚砥?。以上討論所教?dǎo)的過程還可通過設(shè)計(jì)成執(zhí)行過程(或其部分)的電子電路來執(zhí)行(代替機(jī)器或與機(jī)器組合)，而不執(zhí)行程序代碼。
[0056]制品可以用來存儲(chǔ)程序代碼。存儲(chǔ)程序代碼的制品可體現(xiàn)為但不限于一個(gè)或多個(gè)存儲(chǔ)器(例如，一個(gè)或多個(gè)閃速存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器(靜態(tài)、動(dòng)態(tài)或其他))、光盤、CD-ROM、DVD ROM、EPROM、EEPR0M、磁或光卡或適于存儲(chǔ)電子指令的其他類型的機(jī)器可讀介質(zhì)。還可從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)通過體現(xiàn)在傳播介質(zhì)中的數(shù)據(jù)信號(hào)(例如，經(jīng)由通信鏈路(例如，網(wǎng)絡(luò)連接))把程序代碼下載至請(qǐng)求計(jì)算機(jī)(例如，客戶機(jī))。
[0057]在此所使用的術(shù)語“存儲(chǔ)器”預(yù)期包含所有易失性存儲(chǔ)介質(zhì)，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)RAM(SRAM)。計(jì)算機(jī)可執(zhí)行指令可以被存儲(chǔ)在諸如磁硬盤、光盤等的非易失性存儲(chǔ)設(shè)備上，且通常在處理器執(zhí)行軟件期間由直接存儲(chǔ)器訪問進(jìn)程寫到存儲(chǔ)器。本領(lǐng)域中的技術(shù)人員將立即認(rèn)識(shí)到，術(shù)語“機(jī)器可讀存儲(chǔ)介質(zhì)”包括可由處理器訪問的任何類型的易失性或非易失性存儲(chǔ)設(shè)備。
[0058]根據(jù)對(duì)在計(jì)算機(jī)存儲(chǔ)器內(nèi)的數(shù)據(jù)比特的操作的算法和符號(hào)表示，給出了前述詳細(xì)描述。這些算法描述和表示是數(shù)據(jù)處理領(lǐng)域內(nèi)的那些技術(shù)人員用來最有效地將其工作本質(zhì)傳達(dá)給本領(lǐng)域內(nèi)其它技術(shù)人員的工具。算法在本文中且一般地被認(rèn)為是達(dá)到所要求結(jié)果的自洽操作序列。各操作是那些需要對(duì)物理量進(jìn)行物理操縱的操作。通常但非必須，這些量采用能被存儲(chǔ)、傳輸、組合、比較、以及以其他方式操控的電信號(hào)或磁信號(hào)的形式。主要出于常見用途的考慮，將這些信號(hào)稱為位、值、要素、符號(hào)、字符、項(xiàng)、數(shù)字等被證明是方便的。
[0059]然而，應(yīng)該牢記，所有這些和/或類似的術(shù)語將與適當(dāng)?shù)奈锢砹筷P(guān)聯(lián)，且僅僅是應(yīng)用于這些量的方便標(biāo)記。除非明確指明，否則如從本文描述中顯而易見的，可以理解，在全文中，利用諸如“處理”或“計(jì)算”或“運(yùn)算”或“確定”或“顯示”等術(shù)語的討論，是指計(jì)算機(jī)系統(tǒng)或類似電子計(jì)算設(shè)備的動(dòng)作和過程，該計(jì)算機(jī)系統(tǒng)或類似電子計(jì)算設(shè)備操縱在該計(jì)算機(jī)系統(tǒng)的寄存器和存儲(chǔ)器內(nèi)表示為物理(電子)量的數(shù)據(jù)并將其轉(zhuǎn)換成在該計(jì)算機(jī)系統(tǒng)存儲(chǔ)器或寄存器或其他這樣的信息存儲(chǔ)、傳輸或顯示設(shè)備內(nèi)類似地表示為物理量的其他數(shù)據(jù)。
[0060]本發(fā)明也涉及用于執(zhí)行在此描述的操作的執(zhí)行裝置。這種裝置可以出于所要求的目的而專門構(gòu)建，或者它可以包括由存儲(chǔ)在通用計(jì)算機(jī)中的計(jì)算機(jī)程序有選擇地激活或重新配置的通用計(jì)算機(jī)。無論哪種方式，該裝置都提供用于執(zhí)行在此描述的操作的手段。計(jì)算機(jī)程序可以被存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，例如但不限于任何類型的盤(包括軟盤、光盤、CD-ROM和磁光盤)、只讀存儲(chǔ)器(ROM)、RAM、EPROM、EEPR0M、磁或光卡、或適用于存儲(chǔ)電子指令且均耦合到計(jì)算機(jī)系統(tǒng)總線的任何類型的介質(zhì)。
[0061]本文呈現(xiàn)的過程和顯示并非固有地與任何特定計(jì)算機(jī)或其它裝置相關(guān)。各種通用系統(tǒng)可以與根據(jù)在此的教導(dǎo)的程序一起使用，或者可證明構(gòu)建更為專用的裝置以執(zhí)行所的操作是方便的。從以下描述中將明顯看出各種這些系統(tǒng)所要求的結(jié)構(gòu)。另外，不參考任何具體的編程語言描述本發(fā)明。應(yīng)明白，各種編程語言可以用來實(shí)現(xiàn)在此描述的本發(fā)明的教導(dǎo)。
[0062]在上述說明書中，已參考特定的示例性實(shí)施例描述了本發(fā)明。顯然，可以在不偏離下列權(quán)利要求所陳述的本發(fā)明的更廣泛的精神和范圍的情況下對(duì)所描述的實(shí)施例做出各種修改。相應(yīng)地，說明書和附圖應(yīng)被視為是說明性的而非限制性的。
【權(quán)利要求】
1.一種平臺(tái)系統(tǒng)，包括: 處于睡眠狀態(tài)的處理器，所述處理器耦合到平臺(tái)控制中樞、外部電壓調(diào)節(jié)器和環(huán)境控制器； 由持續(xù)功率面供電的所述處理器中的組件，包括: 處理器上下文被存儲(chǔ)在其中的高速緩存存儲(chǔ)器， 用于處理處理器喚醒和上下文恢復(fù)的喚醒邏輯， 在所述處理器和所述平臺(tái)控制中樞、外部電壓調(diào)節(jié)器和環(huán)境控制器之間的I/o接口，以及 靜電放電箝位； 其中，所述處理器在以下時(shí)機(jī)進(jìn)入連接的待機(jī)睡眠狀態(tài): 經(jīng)由所述I/o接口從所述喚醒邏輯接收到計(jì)時(shí)器信號(hào)； 選通所述處理器中操作的時(shí)鐘； 借助于與所述持續(xù)功率面分離的專用功率面，為所述處理器上下文存儲(chǔ)在其中的所述高速緩存存儲(chǔ)器供電； 降低由所述持續(xù)功率面供電的剩余組件的功率，且降低所述持續(xù)功率面的功率； 把用于處理處理器喚醒和上下文恢復(fù)的喚醒源重定向到所述平臺(tái)控制中樞；以及 把所述處理器的體系結(jié)構(gòu)功能轉(zhuǎn)移給所述平臺(tái)控制中樞，包括時(shí)戳計(jì)數(shù)器的操作。
2.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，在所述平臺(tái)控制中樞進(jìn)行以下時(shí)，所述處理器退出所述連接的待機(jī)睡眠狀態(tài): 接收喚醒源； 增加所述持續(xù)功率面的功率； 斷言保持功率良好信號(hào)； 借助于所述持續(xù)功率面給所述高速緩存存儲(chǔ)器供電；以及 去選通所述時(shí)鐘。
3.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，用于處理處理器喚醒和上下文恢復(fù)的所述喚醒源包括以下中的任何一個(gè): 計(jì)時(shí)器事件； 平臺(tái)環(huán)境控制接口喚醒信號(hào)；以及 所述平臺(tái)控制中樞上發(fā)生的中斷。
4.如權(quán)利要求3所述的平臺(tái)系統(tǒng)，其特征在于，經(jīng)由所述I/O接口從所述喚醒邏輯接收到的所述計(jì)時(shí)器信號(hào)是至下一事件的時(shí)間信號(hào)，且所述計(jì)時(shí)器事件是所述至下一事件的時(shí)間信號(hào)的到期。
5.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，在所述處理器和所述平臺(tái)控制中樞之間的所述I/o接口支持所述參考時(shí)鐘信號(hào)、用于PMSYNC和PM DOWN消息收發(fā)的雙向串行接口、平臺(tái)復(fù)位信號(hào)(PLTRST)、功率良好(PWRG00D)信號(hào)和熱斷路信號(hào)(THERMTRIP)中的任何一種。
6.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，在所述處理器和所述外部電壓調(diào)節(jié)器之間的所述I/o接口是串行電壓標(biāo)識(shí)(SVID)接口。
7.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，在所述處理器和所述環(huán)境控制器之間的所述I/O接口支持用于功率、熱和錯(cuò)誤管理(PECI)的串行接口。
8.如權(quán)利要求1所述的平臺(tái)系統(tǒng)，其特征在于，所述I/O接口還支持調(diào)試信號(hào)，包括災(zāi)難性錯(cuò)誤信號(hào)和測(cè)試訪問端口信號(hào)。
9.一種用于在平臺(tái)系統(tǒng)中有效地管理功率的方法，所述方法包括: 把存儲(chǔ)處于深度睡眠狀態(tài)的處理器的上下文的高速緩存存儲(chǔ)器從持續(xù)功率面轉(zhuǎn)移到專用功率面； 把用于所述處理器的喚醒源重定向到平臺(tái)控制中樞，所述平臺(tái)控制中樞通信上耦合到所述處理器； 降低所述持續(xù)功率面的功率，所述持續(xù)功率面給所述平臺(tái)控制中樞和所述處理器中的不必處于所述深度睡眠狀態(tài)的組件供電； 選通對(duì)所述處理器操作的參考時(shí)鐘；以及 在所述平臺(tái)控制中樞上等待用于所述處理器的喚醒源的到達(dá)。
10.如權(quán)利要求9所述的方法，進(jìn)一步包括: 響應(yīng)于所述喚醒 源的到達(dá)，所述平臺(tái)控制中樞使得所述處理器返回到前面的深度睡眠狀態(tài)，包括: 提高所述持續(xù)功率面的功率； 使得存儲(chǔ)處于所述深度睡眠狀態(tài)的所述處理器的所述上下文的所述高速緩存存儲(chǔ)器從所述專用功率面返回到所述持續(xù)功率面；以及去選通所述處理器上的所述參考時(shí)鐘。
11.如權(quán)利要求9所述的方法，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件包括: 在所述處理器和所述平臺(tái)控制中樞之間的接口； 在所述處理器和環(huán)境控制器之間的接口 ；以及 在所述處理器和外部電壓調(diào)節(jié)器之間的接口。
12.如權(quán)利要求11所述的方法，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件還包括: 對(duì)所述處理器操作的靜電放電箝位；以及 對(duì)所述處理器操作的喚醒組件，其中，在所述平臺(tái)控制中樞中臨時(shí)維持所述喚醒組件的所述功能，直到所述處理器返回到前面的深度睡眠狀態(tài)。
13.如權(quán)利要求11所述的方法，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件還包括: 來自所述處理器的調(diào)試信號(hào)，所述調(diào)試信號(hào)包括災(zāi)難性錯(cuò)誤信號(hào)和測(cè)試訪問端口信號(hào)中的一種或多種。
14.如權(quán)利要求9所述的方法，其特征在于，用于所述處理器的喚醒源包括以下中的任何一種或多種: 計(jì)時(shí)器事件，所述計(jì)時(shí)器事件用于一個(gè)計(jì)時(shí)器，所述計(jì)數(shù)器是基于在把所述喚醒源重定向到所述平臺(tái)控制中樞時(shí)在所述平臺(tái)控制中樞中從所述處理器接收到的至下一事件的時(shí)間信號(hào)而設(shè)置的； 來自所述環(huán)境控制器的平臺(tái)環(huán)境控制接口喚醒信號(hào)；以及在所述平臺(tái)控制中樞上發(fā)生的中斷。
15.一種處理器，所述處理器包括: 通信上耦合到平臺(tái)控制中樞的處理器，所述處理器具有高速緩存存儲(chǔ)器和對(duì)所述處理器操作的參考時(shí)鐘，所述高速緩存存儲(chǔ)器存儲(chǔ)處于深度睡眠狀態(tài)的所述處理器的上下文；響應(yīng)于所述處理器進(jìn)入所述深度睡眠狀態(tài)，所述處理器: 把所述高速緩存存儲(chǔ)器從持續(xù)功率面轉(zhuǎn)移到專用功率面， 把用于所述處理器的喚醒源重定向到所述平臺(tái)控制中樞， 降低所述持續(xù)功率面的功率，所述持續(xù)功率面給所述處理器和所述平臺(tái)控制中樞中的不必處于所述深度睡眠狀態(tài)的組件供電，以及選通所述參考時(shí)鐘；以及 所述平臺(tái)控制中樞等待所述重定向喚醒源中的任何一個(gè)的到達(dá)。
16.如權(quán)利要求15所述的處理器，其特征在于， 響應(yīng)于所述平臺(tái)控制中樞中的所述重定向喚醒源中的任何一個(gè)的到達(dá)，使得所述處理器返回到前面的深度睡眠狀態(tài)，其中，所述平臺(tái)控制中樞: 提高所述持續(xù)功率面的功率； 使得存儲(chǔ)處于所述深度睡眠狀態(tài)的所述處理器的所述上下文的所述高速緩存存儲(chǔ)器從所述專用功率面返回到所述持續(xù)功率面；以及去選通所述參考時(shí)鐘。
17.如權(quán)利要求15所述的處理器，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件包括: 在所述處理器和所述平臺(tái)控制中樞之間的接口； 在所述處理器和環(huán)境控制器之間的接口 ；以及 在所述處理器和外部電壓調(diào)節(jié)器之間的接口。
18.如權(quán)利要求15所述的處理器，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件還包括: 對(duì)所述處理器操作的靜電放電箝位；以及 對(duì)所述處理器操作的喚醒組件，其中，在所述平臺(tái)控制中樞中臨時(shí)維持所述喚醒組件的功能，直到所述處理器返回到前面的深度睡眠狀態(tài)。
19.如權(quán)利要求15所述的處理器，其特征在于，不必處于所述深度睡眠狀態(tài)的、由所述持續(xù)功率面供電的所述組件還包括: 來自所述處理器的調(diào)試信號(hào)，所述調(diào)試信號(hào)包括災(zāi)難性錯(cuò)誤信號(hào)和測(cè)試訪問端口信號(hào)中的一種或多種。
20.如權(quán)利要求15所述的處理器，其特征在于，用于所述處理器的喚醒源包括以下中的任何一種或多種: 計(jì)時(shí)器事件，所述計(jì)時(shí)器事件用于一個(gè)計(jì)時(shí)器，所述計(jì)數(shù)器是基于在把所述喚醒源重定向到所述平臺(tái)控制中樞時(shí)在所述平臺(tái)控制中樞中從所述處理器接收到的至下一事件的時(shí)間信號(hào)而設(shè)置的； 來自所述環(huán)境控制器的平臺(tái)環(huán)境控制接口喚醒信號(hào)；以及 在所述平臺(tái)控制中樞上發(fā)生的中斷。
【文檔編號(hào)】G06F13/14GK104024980SQ201280065579
【公開日】2014年9月3日 申請(qǐng)日期:2012年12月21日 優(yōu)先權(quán)日:2011年12月30日
【發(fā)明者】J·哈杰-伊西亞 申請(qǐng)人:英特爾公司