本發(fā)明屬于喚醒電路，具體涉及一種待機(jī)狀態(tài)模式下的喚醒電路。

技術(shù)背景

現(xiàn)有待機(jī)狀態(tài)模式下的喚醒電路，當(dāng)芯片處于待機(jī)狀態(tài)時(shí)，為了節(jié)約功耗，可以關(guān)閉其中部分電路，當(dāng)退出待機(jī)狀態(tài)后，關(guān)閉的那部分電路就正常工作。一般使用比較器來判斷電平高低來決定是否喚醒待機(jī)狀態(tài)，其實(shí)現(xiàn)方法如圖1所示。圖中cc為待檢測電壓，基準(zhǔn)電壓vref為比較器的參考電壓，偏置電流ib為比較器的工作電流，使能信號(hào)en用來開關(guān)比較器,根據(jù)比較器輸出電平wakeup的高低來決定是否喚醒待機(jī)狀態(tài)?，F(xiàn)有的喚醒電路存在待機(jī)狀態(tài)下功率偏高的問題。分析其原因：一是待機(jī)狀態(tài)下，比較器工作本身存在功耗；二是在待機(jī)狀態(tài)下，為了讓比較器能工作，參考電壓vref的獲得離不開帶隙電路工作，偏置電流ib的獲得需要偏置電路工作。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種可減小待機(jī)功率的待機(jī)狀態(tài)模式下的喚醒電路。

實(shí)現(xiàn)本發(fā)明目的采用的技術(shù)方案如下：

本發(fā)明提供的待機(jī)狀態(tài)模式下的喚醒電路，包括電壓檢測點(diǎn)、與所述電壓檢測點(diǎn)連接的第一、第二和第三支路，所述第一支路包括依次連接的第一非門、第一d觸發(fā)器、第一非門，所述第二支路包括依次連接的或門、第二d觸發(fā)器、第三非門，所述第三支路包括依次連接的電阻和nmos開關(guān)管。

還包括增加的電壓檢測點(diǎn)和與之相對應(yīng)增加且連接的第一與非門、或門的輸入端和第三支路。

本發(fā)明的有益效果

本發(fā)明與現(xiàn)有待機(jī)狀態(tài)喚醒電路相比，有以下幾點(diǎn)區(qū)別：

1、本發(fā)明電路只在喚醒待機(jī)狀態(tài)時(shí)產(chǎn)生功耗，非常小，可以忽略。傳統(tǒng)喚醒電路，在待機(jī)狀態(tài)下工作的比較器本身有功耗。

2、本發(fā)明電路在待機(jī)狀態(tài)時(shí)不需要?jiǎng)e的電路支持。傳統(tǒng)喚醒電路，需要帶隙電路和偏置電流電路支持比較器在待機(jī)狀態(tài)下工作，這樣就增加了待機(jī)狀態(tài)下帶隙電路和偏置電流電路的功耗。

這樣帶來的效果是待機(jī)狀態(tài)下的功耗小了。本發(fā)明的待機(jī)狀態(tài)喚醒電路在實(shí)現(xiàn)喚醒待機(jī)狀態(tài)的同時(shí)，最大限度地減少了待機(jī)狀態(tài)下的功耗。

下面結(jié)合附圖進(jìn)一步說明本發(fā)明的技術(shù)方案。

附圖說明

圖1是傳統(tǒng)的待機(jī)狀態(tài)喚醒電路圖。

圖2是本發(fā)明的電路圖。

圖3包含本發(fā)明電路的兩種工作模式電路連接圖。

圖4是本發(fā)明喚醒后cc電壓為中間值的待機(jī)狀態(tài)喚醒電路圖。

圖5是本發(fā)明喚醒后cc電壓為中間值的兩種工作模式電路連接圖。

圖6是本發(fā)明的單輸入待機(jī)狀態(tài)喚醒電路圖。

具體實(shí)施方式

見圖2，本發(fā)明的待機(jī)狀態(tài)模式下的喚醒電路，包括電壓檢測點(diǎn)cc1和cc2、d觸發(fā)器i20和i17、與非門i0、或門i3、非門i1和i2、nmos開關(guān)管m0和m1、電阻r0——r5；其中檢測點(diǎn)cc1接電阻r0、r3、r4的并聯(lián)端,檢測點(diǎn)cc2連接電阻r1、r2、r5的并聯(lián)端,電阻r0、r3、r4的另一端分別接與非門i0的輸入端in1、或門i3的的輸入端in2、nmos開關(guān)管m0的漏端，電阻r1、r2、r5的另一端分別接與非門i0的輸入端in2、或門i3的輸入端in1、nmos開關(guān)管m1的漏端，nmos開關(guān)管m0、m1的柵極接同一個(gè)控制信號(hào)rd_en；使能信號(hào)en分別接非門i1、i2的輸入端in和d觸發(fā)器i20與i17的輸入端set；d觸發(fā)器i20的輸入端d接非門i0的輸出端，其輸入端clk接非門i1的輸出端；d觸發(fā)器i17的輸入端d接或門i3的輸出端，其輸入端clk接非門i2的輸出端；d觸發(fā)器i20、i17的輸出端q分別作為喚醒信號(hào)輸出wakeup1與wakeup2。

兩個(gè)電壓檢測點(diǎn)cc1、cc2的性能一樣，當(dāng)處于待機(jī)狀態(tài)的兩個(gè)芯片chip1、chip2通過各自的檢測點(diǎn)cc1連接時(shí)，如圖4所示，設(shè)置它們的工作模式不一樣，假設(shè)此時(shí)芯片chip1工作于模式一，芯片chip2工作于模式二，這點(diǎn)決定了nmos開關(guān)管是否打開，工作于模式一的芯片chip1上nmos開關(guān)管m0、m1不導(dǎo)通，即m0、m1一直關(guān)閉，同時(shí)芯片chip1在該模式的待機(jī)狀態(tài)下cc1,cc2檢測點(diǎn)電壓為高；工作于模式二的芯片chip2在待機(jī)狀態(tài)下檢測點(diǎn)cc1,cc2不帶電，nmos開關(guān)管m2或m3在芯片chip2待機(jī)狀態(tài)被喚醒后導(dǎo)通，即喚醒后m2或m3導(dǎo)通。

芯片chip1工作于模式一時(shí)在待機(jī)狀態(tài)下通過wakeup1喚醒，芯片chip2工作于模式二時(shí)在待機(jī)狀態(tài)下通過喚醒信號(hào)輸出wakeup2喚醒。

待機(jī)狀態(tài)下，芯片chip2通過檢測點(diǎn)cc1與芯片chip1的檢測點(diǎn)cc1連接上（參見圖3）。對芯片chip2來說，連接之前檢測點(diǎn)cc1不帶電，連接后檢測點(diǎn)cc1為高，那么喚醒信號(hào)輸出wakeup2為高，芯片chip2被喚醒，退出待機(jī)狀態(tài)，并且控制信號(hào)rd_en由低變高，即芯片chip2在被喚醒后nmos開關(guān)管m2打開，則電阻r10導(dǎo)通，檢測點(diǎn)cc1電壓由高變低，en由低變高，鎖定喚醒信號(hào)輸出wakeup2信號(hào)。檢測點(diǎn)cc1由高變低后，芯片chip1的喚醒信號(hào)輸出wakeup1信號(hào)變?yōu)楦撸粏拘?，退出待機(jī)模式，en由低變高，鎖定喚醒信號(hào)輸出wakeup1信號(hào)。這樣，處于待機(jī)狀態(tài)的模式一與模式二的芯片chip1、chip2對接后，都被喚醒。

使用中，如果待機(jī)狀態(tài)喚醒后，檢測點(diǎn)cc電壓處于高低電平之間的中間值，那么后面與檢測點(diǎn)cc連接的與非門以及或門電路的輸入會(huì)出現(xiàn)中間值，這樣會(huì)引起漏電，所以喚醒后就需要關(guān)閉圖2中以檢測點(diǎn)cc作輸入的與非門i0以及或門i3的電源，如圖4所示。圖4中檢測點(diǎn)cc1接電阻r0、r3、r4的并聯(lián)端,檢測點(diǎn)cc2連接電阻r1、r2、r5的并聯(lián)端,電阻r0、r3、r4的另一端分別接與非門i0的輸入端in1、或門i3的的輸入端in2、nmos開關(guān)管m0的漏端，電阻r1、r2、r5的另一端分別接與非門i0的輸入端in2、或門i3的輸入端in1、nmos開關(guān)管m1的漏端，nmos開關(guān)管m0、m1的柵極接同一個(gè)控制信號(hào)rd_en；使能信號(hào)en分別接非門i1、i2、i6的輸入端in、或門i4的一個(gè)輸入端in1、pmos管m2、m3的柵極和d觸發(fā)器i20與i17的輸入端set；非門i0的輸出端接或門i4的一個(gè)輸入端in2，非門i0的電源端接pmos管m2的漏端；或門i3的輸出端接與門i5的一個(gè)輸入端in2，或門i3的電源端接pmos管m3的漏端；非門i6的輸出端接與門i5的另一個(gè)輸入端in1；d觸發(fā)器i20的輸入端d接或門i4的輸出端，其輸入端clk接非門i1的輸出端；d觸發(fā)器i17的輸入端d接i5的輸出端，其輸入端clk接非門i2的輸出端；d觸發(fā)器i20、i17的輸出端q分別作為喚醒信號(hào)輸出wakeup1與wakeup2。

當(dāng)在充電芯片中使用時(shí)，工作為dfp(downstreamfacingport)與ufp(upstreamfacingport)兩種模式的芯片chip1、chip2通過各自的檢測點(diǎn)cc1相連接，如圖5所示。此時(shí)芯片chip1工作于dfp模式，芯片chip2工作于ufp模式，工作于dfp模式的芯片chip1的nmos開關(guān)管m0、m1不打開，即m0、m1一直關(guān)閉，同時(shí)芯片chip1在待機(jī)狀態(tài)下檢測點(diǎn)cc1、cc2電壓為高；工作于ufp模式的芯片chip2在待機(jī)狀態(tài)下檢測點(diǎn)cc1、cc2不帶電，其上的nmos開關(guān)管m14、m15在芯片chip2待機(jī)狀態(tài)被喚醒后打開，即喚醒后m14、m15打開。

工作于dfp模式的芯片chip1在待機(jī)狀態(tài)下通過喚醒信號(hào)輸出wakeup1喚醒，工作于ufp模式的芯片chip2在待機(jī)狀態(tài)下通過喚醒信號(hào)輸出wakeup2喚醒。

待機(jī)狀態(tài)下，ufp模式的芯片chip2通過檢測點(diǎn)cc1與dfp模式的芯片chip1如圖5連接。對芯片chip2來說，連接之前檢測點(diǎn)cc1不帶電，連接后檢測點(diǎn)cc1為高，那么連接后喚醒信號(hào)輸出wakeup2為高，芯片chip2被喚醒，退出待機(jī)模式，并且控制信號(hào)rd_en由低變高，即芯片chip2在被喚醒后nmos開關(guān)管m6打開，則電阻r15導(dǎo)通，檢測點(diǎn)cc1電壓由高變低，使能信號(hào)en由低變高，鎖定喚醒信號(hào)輸出wakeup2信號(hào)。檢測點(diǎn)cc1由高變低后，dfp模式芯片chip1的喚醒信號(hào)輸出wakeup1信號(hào)變?yōu)楦?，chip1被喚醒，退出待機(jī)模式，使能信號(hào)en由低變高，鎖定喚醒信號(hào)輸出wakeup1信號(hào)。這樣，處于待機(jī)狀態(tài)的芯片chip1與芯片chip2對接后，都被喚醒。

喚醒后，圖5中dfp工作模式的芯片chip1與ufp工作模式的芯片chip2，其使能信號(hào)en信號(hào)由待機(jī)狀態(tài)的低電平變?yōu)閱拘押蟮母唠娖剑P(guān)閉了其中以檢測點(diǎn)cc做輸入的與非門i0與i7以及或門i3與i10的電源，這樣當(dāng)它們工作時(shí)，檢測點(diǎn)cc電壓處于中間值也不會(huì)引起i0，i7，與i3,i10的漏電。圖5上的與門i5、i12以及或門i4、i11也是為了保證d觸發(fā)器的d輸入端避免出現(xiàn)中間值引起漏電。

本發(fā)明也可根據(jù)需要設(shè)一個(gè)或兩個(gè)以上的同樣性能的檢測點(diǎn)，只需增加的檢測點(diǎn)連接到與非門i0以及或門i3分別增加的同樣數(shù)量輸入端，并增加同樣數(shù)量的nmos開關(guān)管以及開關(guān)管上的電阻，將增加的檢測點(diǎn)連接到該增加的電阻即可。

如果檢測點(diǎn)為一個(gè)檢測點(diǎn)cc2，則如圖6所示。檢測點(diǎn)cc2連接電阻r1、r2、r5的并聯(lián)端，電阻r1、r2、r5的另一端分別接非門i5的輸入端in、d觸發(fā)器i17的輸入端d、nmos開關(guān)管m1的漏端，nmos開關(guān)管m1的柵極接一個(gè)控制信號(hào)rd_en，使能信號(hào)en分別接非門i1與i2的輸入端in和d觸發(fā)器i20與i17的輸入端set；d觸發(fā)器i20的輸入端d接非門i5的輸出端，其輸入端clk接非門i1的輸出端；d觸發(fā)器i17的輸入端clk接非門i2的輸出端；d觸發(fā)器i20和i17的輸出端q作為喚醒信號(hào)輸出wakeup1與wakeup2。