專(zhuān)利名稱(chēng)：一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，尤其涉及在易失性存儲(chǔ)器與非易失性存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸控制的一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置。
背景技術(shù)：
基于閃存(Flash Memory)技術(shù)的NAND正在逐漸取代機(jī)械式硬盤(pán)而成為大容量數(shù)據(jù)的存儲(chǔ)介質(zhì)。其具有多達(dá)十萬(wàn)次的存取壽命，同時(shí)具有尺寸小、抗震性能好等優(yōu)點(diǎn)。NAND中的數(shù)據(jù)在進(jìn)行讀取/寫(xiě)入操作時(shí)，通常以頁(yè)(Page)為單位進(jìn)行存取操作。一個(gè)頁(yè)數(shù)據(jù)通常為2KB或者4KB ;—個(gè)塊數(shù)據(jù)(Block)通常包括64個(gè)、128或256個(gè)頁(yè)數(shù)據(jù)。參圖1所示的現(xiàn)有技術(shù)中的一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置200，其通常包括一個(gè)CPU207以及通過(guò)與系統(tǒng)總線(xiàn)205相連的DMA控制器202及其臨時(shí)存儲(chǔ)單元2021。該DMA控制器202與系統(tǒng)總線(xiàn)205相連，用以在主機(jī)(未圖示)的控制下，對(duì)DRAM2041中的數(shù)據(jù)進(jìn)行訪(fǎng)問(wèn)，同時(shí)在CPU的控制下在DRAM2041與NAND2031之間進(jìn)行數(shù)據(jù)傳輸?，F(xiàn)有技術(shù)中的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置200通常需要通過(guò)系統(tǒng)總線(xiàn)205對(duì)DRAM2041、NAND2031以實(shí)現(xiàn)數(shù)據(jù)的相互傳輸。但隨著人們對(duì)數(shù)據(jù)傳輸?shù)膸?Band Width)及傳輸速度的要求越來(lái)越高，因此簡(jiǎn)單地增加DRAM2041與NAND2031無(wú)疑會(huì)導(dǎo)致傳輸中的數(shù)據(jù)對(duì)系統(tǒng)總線(xiàn)205的爭(zhēng)奪，從而造成系統(tǒng)總線(xiàn)205的阻塞，導(dǎo)致數(shù)據(jù)傳輸?shù)男逝c速度不甚理想。同時(shí)，在現(xiàn)有技術(shù)中，通常在系統(tǒng)總線(xiàn)205中設(shè)置仲裁器(未圖示)用以對(duì)多個(gè)存取請(qǐng)求信號(hào)進(jìn)行仲裁。但這種現(xiàn) 有技術(shù)仍然會(huì)造成對(duì)系統(tǒng)總線(xiàn)205的負(fù)擔(dān)，導(dǎo)致系統(tǒng)運(yùn)行速度的下降。最后，由于現(xiàn)有技術(shù)中的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置需要設(shè)置CPU207，因此其制造成本也比較高。有鑒于此，有必要對(duì)現(xiàn)有技術(shù)中的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置予以改進(jìn)，以解決上述技術(shù)缺陷。

發(fā)明內(nèi)容
本發(fā)明的發(fā)明目的在于提供一種可顯著提高數(shù)據(jù)傳輸速度、降低數(shù)據(jù)在系統(tǒng)總線(xiàn)中的阻塞并有效提高數(shù)據(jù)傳輸效率且成本較低的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明公開(kāi)了一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，連接若干第一存儲(chǔ)器與若干第二存儲(chǔ)器，包括:若干存取請(qǐng)求生成模塊、若干存取請(qǐng)求執(zhí)行模塊以及若干仲裁選擇模塊；所述仲裁選擇模塊包括:ID篩選器、仲裁器、第一多路選擇器及第二多路選擇器；所述ID篩選器接收自存取請(qǐng)求生成模塊的存取請(qǐng)求信號(hào)并篩選出有效存取請(qǐng)求信號(hào)后發(fā)送至仲裁器進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊、仲裁選擇模塊及存取請(qǐng)求生成模塊之間形成若干雙向的數(shù)據(jù)傳輸通道。
作為本發(fā)明的進(jìn)一步改進(jìn)，所述存取請(qǐng)求執(zhí)行模塊匹配連接一第一存儲(chǔ)器，所述存取請(qǐng)求生成模塊匹配連接一第二存儲(chǔ)器。作為本發(fā)明的進(jìn)一步改進(jìn)，所述存取請(qǐng)求信號(hào)包括數(shù)據(jù)源地址、數(shù)據(jù)目標(biāo)地址、數(shù)據(jù)傳輸方向、數(shù)據(jù)標(biāo)簽及存取請(qǐng)求目的地ID。作為本發(fā)明的進(jìn)一步改進(jìn)，所述ID篩選器通過(guò)比對(duì)存取請(qǐng)求生成模塊所生成的若干存取請(qǐng)求信號(hào)中是否含有與存取請(qǐng)求執(zhí)行模塊匹配連接的第一存儲(chǔ)器相對(duì)應(yīng)的存取請(qǐng)求目的地ID，用以篩選出有效存取請(qǐng)求信號(hào)。作為本發(fā)明的進(jìn)一步改進(jìn)，仲裁器根據(jù)平權(quán)仲裁規(guī)則對(duì)有效存取請(qǐng)求信號(hào)進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并發(fā)送仲裁結(jié)果至第一多路選擇器，用以存取請(qǐng)求執(zhí)行模塊、第一多路選擇器及存取請(qǐng)求生成模塊之間建立至少一條存取請(qǐng)求信號(hào)的傳輸通道。作為本發(fā)明的進(jìn)一步改進(jìn)，當(dāng)數(shù)據(jù)從第二存儲(chǔ)器傳輸至第一存儲(chǔ)器時(shí)，所述仲裁器僅將仲裁結(jié)果發(fā)送至第一多路選擇器，以在存取請(qǐng)求執(zhí)行模塊、第一多路選擇器及存取請(qǐng)求生成模塊建立若干數(shù)據(jù)傳輸通道。作為本發(fā)明的進(jìn)一步改進(jìn)，當(dāng)數(shù)據(jù)從第一存儲(chǔ)器傳輸至第二存儲(chǔ)器時(shí)，所述仲裁器還將仲裁結(jié)果發(fā)送至第二多路選擇器，以在存取請(qǐng)求執(zhí)行模塊、第二多路選擇器及存取請(qǐng)求生成模塊建立若干數(shù)據(jù)傳輸通道。作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一多路選擇器根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)以頁(yè)為單位從存取請(qǐng)求生成模塊傳輸至存 取請(qǐng)求執(zhí)行模塊；所述第二多路選擇器根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)以頁(yè)為單位從存取請(qǐng)求執(zhí)行模塊傳輸至存取請(qǐng)求生成模塊。作為本發(fā)明的進(jìn)一步改進(jìn)，所述仲裁選擇模塊匹配連接一存取請(qǐng)求執(zhí)行模塊，并藕接若干存取請(qǐng)求生成模塊。作為本發(fā)明的進(jìn)一步改進(jìn)，所述存儲(chǔ)器訪(fǎng)問(wèn)控制裝置不包括CPU。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:在本發(fā)明中，通過(guò)ID篩選器篩選出有效存取請(qǐng)求信號(hào)，并通過(guò)仲裁器的仲裁結(jié)果響應(yīng)高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)并建立數(shù)據(jù)傳輸通道以傳輸數(shù)據(jù)，降低了數(shù)據(jù)對(duì)系統(tǒng)總線(xiàn)的爭(zhēng)奪，實(shí)現(xiàn)了數(shù)據(jù)的高速雙向傳輸；同時(shí)，由于不需要設(shè)置CPU，可降低存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的制造成本。


圖1為現(xiàn)有技術(shù)中的一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的結(jié)構(gòu)框圖；圖2為實(shí)施例一中本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制器的結(jié)構(gòu)框圖；圖3為實(shí)施例一中數(shù)據(jù)從第二存儲(chǔ)器傳輸至第一存儲(chǔ)器的數(shù)據(jù)及信號(hào)的傳遞示意圖；圖4為實(shí)施例一中數(shù)據(jù)從第一存儲(chǔ)器傳輸至第二存儲(chǔ)器的數(shù)據(jù)及信號(hào)的傳遞示意圖；圖5為以時(shí)序圖形式示出的實(shí)例一中的仲裁器的示范性實(shí)例；圖6為實(shí)例二中本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制器的結(jié)構(gòu)框圖；圖7為實(shí)施例二中ID篩選器對(duì)兩個(gè)存取請(qǐng)求信號(hào)進(jìn)行存取目的地ID篩選的示意圖8以時(shí)序圖形式示出的實(shí)例二中的仲裁器的示范性實(shí)例；圖9為實(shí)施例三中本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制器的結(jié)構(gòu)框圖；圖10為圖9所示的一種存儲(chǔ)器訪(fǎng)問(wèn)控制器的詳細(xì)結(jié)構(gòu)框圖；圖11以時(shí)序圖形式示出實(shí)例三中的仲裁器的示范性實(shí)例；圖12以時(shí)序圖形式示出實(shí)例三中的仲裁器的示范性實(shí)例；圖13為實(shí)施例四中基于本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的一種混合存儲(chǔ)裝置的結(jié)構(gòu)示意圖。其中，附圖標(biāo)記說(shuō)明如下:存儲(chǔ)器訪(fǎng)問(wèn)控制裝置:100 ;系統(tǒng)總線(xiàn):60 ；主機(jī):70；仲裁選擇模塊:10、110、111 ;ID 篩選器:101、1011、1012 ;仲裁器:102、1021、1022;第一多路選擇器:103、1031、1032；

第二多路選擇器:104、1041、1042；存取請(qǐng)求生成模塊:20、210、211 ;存取請(qǐng)求執(zhí)行模塊:30、310、311 ;混合存儲(chǔ)裝置:300 ；第一存儲(chǔ)器:40 ；第二存儲(chǔ)器:50 ；DRAM:401、402 ;NAND:501、502。
具體實(shí)施例方式下面結(jié)合附圖所示的各實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，但應(yīng)當(dāng)說(shuō)明的是，這些實(shí)施方式并非對(duì)本發(fā)明的限制，本領(lǐng)域普通技術(shù)人員根據(jù)這些實(shí)施方式所作的功能、方法、或者結(jié)構(gòu)上的等效變換或替代，均屬于本發(fā)明的保護(hù)范圍之內(nèi)。實(shí)施例一請(qǐng)參圖2至圖5所示的本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100的第一種實(shí)施方式。在本實(shí)施方式中，一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100，連接第一存儲(chǔ)器40與第二存儲(chǔ)器50。作為優(yōu)選的實(shí)施方式，所述第一存儲(chǔ)器40為易失性存儲(chǔ)器，并更優(yōu)選為DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)；所述第二存儲(chǔ)器50為非易失性存儲(chǔ)器，并更優(yōu)選為NAND。如圖2所示，該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100包括:存取請(qǐng)求生成模塊20、存取請(qǐng)求執(zhí)行模塊30以及仲裁選擇模塊10。其中，所述仲裁選擇模塊10包括:ID篩選器101、仲裁器102、第一多路選擇器103及第二多路選擇器104。所述存取請(qǐng)求執(zhí)行模塊30匹配連接一第一存儲(chǔ)器40，所述存取請(qǐng)求生成模塊20匹配連接一第二存儲(chǔ)器50。同時(shí)，該存取請(qǐng)求生成模塊20與系統(tǒng)總線(xiàn)60相連。主機(jī)70可通過(guò)系統(tǒng)總線(xiàn)60發(fā)送CMD (命令)信號(hào)至存取請(qǐng)求生成模塊20，并在CMD信號(hào)的控制下通過(guò)存取請(qǐng)求生成模塊20向ID篩選器101發(fā)送存取請(qǐng)求信號(hào)201。所述ID篩選器101接收自存取請(qǐng)求生成模塊20的存取請(qǐng)求信號(hào)201，并篩選出有效存取請(qǐng)求信號(hào)(Valid REQ)后發(fā)送至仲裁器102進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊30、仲裁選擇模塊10及存取請(qǐng)求生成模塊20之間形成雙向的數(shù)據(jù)傳輸通道。具體的，在本實(shí)施方式中，由于該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100只匹配連接一個(gè)第一存儲(chǔ)器40以及一個(gè)第二存儲(chǔ)器50。所以存取請(qǐng)求模塊20所生成的存取請(qǐng)求信號(hào)201中的存取請(qǐng)求目的地ID均與第一存儲(chǔ)器40中的ID相對(duì)應(yīng)。故ID篩選器101及仲裁器102具體如何實(shí)現(xiàn)篩選和仲裁的技術(shù)方案將在本說(shuō)明書(shū)的其他實(shí)施例中進(jìn)行釋明。當(dāng)數(shù)據(jù)從第一存儲(chǔ)器40傳輸至第二存儲(chǔ)器50亦或數(shù)據(jù)從第二存儲(chǔ)器50傳輸至第一存儲(chǔ)器40時(shí)，均為與第二存儲(chǔ)器50匹配連接的存取請(qǐng)求生成模塊20向存取請(qǐng)求執(zhí)行模塊30發(fā)送存取請(qǐng)求信號(hào)201。該存取請(qǐng)求信號(hào)201包括數(shù)據(jù)源地址、數(shù)據(jù)目標(biāo)地址、數(shù)據(jù)傳輸方向、數(shù)據(jù)標(biāo)簽及存取請(qǐng)求目的地ID。配合參照?qǐng)D3所示，當(dāng)數(shù)據(jù)Data-1從第二存儲(chǔ)器50傳輸至第一存儲(chǔ)器40時(shí)，分別在第二存儲(chǔ)器50、存取請(qǐng)求生成模塊20、第一多路選擇器103、存取請(qǐng)求執(zhí)行模塊30及第一存儲(chǔ)器40之間建立一條單向的數(shù)據(jù)傳輸通道(參圖3中的虛線(xiàn)所構(gòu)成的Data-1的傳輸途徑)。在本實(shí)施方式中，·仲裁器102僅將仲裁結(jié)果發(fā)送至第一多路選擇器103，以在存取請(qǐng)求執(zhí)行模塊30、第一多路選擇器103及存取請(qǐng)求生成模塊20建立一條單向的數(shù)據(jù)傳輸通道。所述第一多路選擇器103根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)Data-1以頁(yè)(Page)為單位從存取請(qǐng)求生成模塊20傳輸至存取請(qǐng)求執(zhí)行模塊30，并最終寫(xiě)入第一存儲(chǔ)器40中。配合參照?qǐng)D4所示，當(dāng)數(shù)據(jù)Data-2從第一存儲(chǔ)器40傳輸至第二存儲(chǔ)器50時(shí)。所述仲裁器102還將包含有優(yōu)先級(jí)的仲裁結(jié)果發(fā)送至第二多路選擇器104，用以通過(guò)該第二多路選擇器104在存取請(qǐng)求執(zhí)行模塊30與存取請(qǐng)求生成模塊20之間建立數(shù)據(jù)Data-2的傳輸通道。從而實(shí)現(xiàn)在第一存儲(chǔ)器40、存取請(qǐng)求執(zhí)行模塊30、第二多路選擇器104、存取請(qǐng)求生成模塊20及第二存儲(chǔ)器50之間建立一條單向的數(shù)據(jù)傳輸通道(參圖4中的虛線(xiàn)所構(gòu)成的Data-2的傳輸途徑)。在本實(shí)施方式中，第二多路選擇器104根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)Data-2以頁(yè)(Page)為單位從存取請(qǐng)求執(zhí)行模塊30傳輸至存取請(qǐng)求生成模塊20，并最終寫(xiě)入第二存儲(chǔ)器50中。具體的，第二存儲(chǔ)器50通過(guò)Flash接口(未圖示)與存取請(qǐng)求生成模塊20傳輸數(shù)據(jù)。第一存儲(chǔ)器40通過(guò)DRAM接口(未圖示)與存取請(qǐng)求執(zhí)行模塊30傳輸數(shù)據(jù)。由于Flash接口與DRAM接口是非常成熟的現(xiàn)有技術(shù)，在此不再贅述。結(jié)合圖3與圖4所示，在本實(shí)施方式中，可在存取請(qǐng)求執(zhí)行模塊30、仲裁選擇模塊10以及存取請(qǐng)求生成模塊20之間生成一條雙向的數(shù)據(jù)傳輸通道。如圖5所示，其中，CLK代表系統(tǒng)總線(xiàn)60的時(shí)鐘信號(hào)。在本實(shí)施方式中，當(dāng)存取請(qǐng)求生成模塊20向ID篩選器101發(fā)送存取請(qǐng)求信號(hào)201。當(dāng)ID篩選器101對(duì)比該存取請(qǐng)求信號(hào)201中包含與第一存儲(chǔ)器40相同的ID時(shí)，則判定該存取請(qǐng)求信號(hào)201為有效存取請(qǐng)求信號(hào)(Valid REQ)，并將該有效存取請(qǐng)求信號(hào)(Valid REQ)發(fā)送至仲裁器102以進(jìn)行仲裁處理。其中，Tl為仲裁器102對(duì)存取請(qǐng)求信號(hào)201的響應(yīng)時(shí)間，Tll為Date-1從第二存儲(chǔ)器50傳輸至第一存儲(chǔ)器40的傳輸時(shí)間或者為Data-2從第一存儲(chǔ)器40傳輸至第二存儲(chǔ)器50的傳輸時(shí)間。 當(dāng)數(shù)據(jù)Data-1或者Data_2在第一存儲(chǔ)器40與第二存儲(chǔ)器50之間傳輸完畢之后，存取請(qǐng)求生成模塊20應(yīng)第二存儲(chǔ)器50的請(qǐng)求，釋放存取請(qǐng)求信號(hào)201。在本實(shí)施方式中，該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100不包括CPU (中央處理器)，這樣可進(jìn)一步的降低該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100的制造成本。具體的，在本實(shí)施方式中，該第二存儲(chǔ)器50為NAND，當(dāng)然也可為其他類(lèi)型的非易失性存儲(chǔ)器，例如:相變存儲(chǔ)器(FCM)、強(qiáng)介電體存儲(chǔ)器(FeRAM)、磁記錄式隨時(shí)寫(xiě)入讀出存儲(chǔ)器(MRAM)、雙向統(tǒng)一存儲(chǔ)器(OUM)或者電阻RAM(RRAM)。該第一存儲(chǔ)器40也可為SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。實(shí)施例二參圖6至圖8所示的本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的第二種實(shí)施方式。在本實(shí)施方式中，該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100包括一個(gè)仲裁選擇模塊10、一個(gè)存取請(qǐng)求執(zhí)行模塊30以及兩個(gè)存取請(qǐng)求生成模塊210、211。參圖6所示，該存取請(qǐng)求生成模塊210匹配連接NAND501，存取請(qǐng)求生成模塊211匹配連接NAND502。仲裁選擇模塊10與存取請(qǐng)求執(zhí)行模塊30及DRAM401依次匹配連接；并且該仲裁選擇模塊10耦接兩個(gè)存取請(qǐng)求生成模塊210、211。當(dāng)然，該仲裁選擇模塊10還可藕接數(shù)量更多的存取請(qǐng)求生成模塊20 (未圖示)，并通過(guò)存取請(qǐng)求生成模塊20匹配連接多個(gè)NAND，從而形成更多的數(shù)據(jù)傳輸通道(未圖示)，以提高數(shù)據(jù)從DRAM寫(xiě)入NAND或從DAND寫(xiě)入DRAM的效率。配合參照?qǐng)D2所示，在本實(shí)施方式中，存取請(qǐng)求生成模塊210、211向仲裁選擇模塊10發(fā)送的存取請(qǐng)求信號(hào)2101、2111中包含的存取請(qǐng)求目的地ID與DRAM401的ID相對(duì)應(yīng)，則該仲裁選擇模塊10會(huì)將存取請(qǐng)求信號(hào)2101、2111進(jìn)行仲裁，用以確定存取請(qǐng)求生成模塊210,211中哪一個(gè)會(huì)優(yōu)先與仲裁選擇模塊10建立數(shù)據(jù)傳輸通道(即圖6中的通道I與通道2建立的先后順序)。結(jié)合參圖7所示，在本實(shí)施方式中，ID篩選器101判定存取請(qǐng)求信號(hào)2101、2111均為有效存取請(qǐng)求信號(hào)(Valid REQ)后，發(fā)送至仲裁器102中進(jìn)行仲裁處理。該仲裁器102根據(jù)平權(quán)仲裁規(guī)則對(duì)存取請(qǐng)求信號(hào)2101、2111進(jìn)行仲裁處理。具體的，當(dāng)仲裁器102對(duì)存取請(qǐng)求信號(hào)2101、2111進(jìn)行第一次仲裁處理時(shí)，存取請(qǐng)求信號(hào)2101被判定為較高的優(yōu)先級(jí)，存取請(qǐng)求信號(hào)2111被判定為較低的優(yōu)先級(jí)。因此，優(yōu)先地執(zhí)行存取請(qǐng)求信號(hào)2101所對(duì)應(yīng)數(shù)據(jù)的傳輸操作。當(dāng)該存取請(qǐng)求信號(hào)2101所對(duì)應(yīng)的數(shù)據(jù)被傳輸完畢后，釋放該存取請(qǐng)求信號(hào)2101，此時(shí)仲裁器102將存取請(qǐng)求信號(hào)2111判定為較高的優(yōu)先級(jí)，并 開(kāi)始執(zhí)行存取請(qǐng)求信號(hào)2111所對(duì)應(yīng)數(shù)據(jù)的傳輸操作。當(dāng)該存取請(qǐng)求信號(hào)2111所對(duì)應(yīng)的數(shù)據(jù)被傳輸完畢后，釋放該存取請(qǐng)求信號(hào)2111，從而將存取請(qǐng)求信號(hào)2101、2111所對(duì)應(yīng)的所有數(shù)據(jù)傳輸完畢。
需要說(shuō)明的是，當(dāng)該仲裁選擇模塊10藕接三個(gè)或者數(shù)量更多的存取請(qǐng)求生成模塊20，且所有存取請(qǐng)求生成模塊20所生成的存取請(qǐng)求信號(hào)201均為有效存取請(qǐng)求信號(hào)(Valid REQ)時(shí)，仲裁選擇模塊10中的仲裁器102首先在多個(gè)有效存取請(qǐng)求信號(hào)中判定較高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)，并優(yōu)先地開(kāi)始執(zhí)行數(shù)據(jù)傳輸操作。當(dāng)該較高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)所對(duì)應(yīng)的數(shù)據(jù)被傳輸完畢后，釋放該存取請(qǐng)求信號(hào)。接著，仲裁器102在剩下的有效存取請(qǐng)求信號(hào)中重新判定較高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)，并開(kāi)始執(zhí)行數(shù)據(jù)傳輸操作。從而依次執(zhí)行數(shù)據(jù)傳輸操作，直到將所有存取請(qǐng)求信號(hào)201所對(duì)應(yīng)的所有數(shù)據(jù)傳輸完畢。配合參照?qǐng)D2與圖6所示，在本實(shí)施方式中，仲裁選擇模塊10中的仲裁器102根據(jù)平權(quán)仲裁規(guī)則對(duì)存取請(qǐng)求信號(hào)2101、2111進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并發(fā)送仲裁結(jié)果至第一多路選擇器103，然后在存取請(qǐng)求執(zhí)行模塊30、第一多路選擇器103以及存取請(qǐng)求生成模塊210、211之間建立兩條存取請(qǐng)求信號(hào)的傳輸通道(即圖6中存取請(qǐng)求信號(hào)2101、2111的傳輸通道)。進(jìn)一步的，在仲裁器102進(jìn)行第一次仲裁處理后，該仲裁選擇模塊10根據(jù)較高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)2101，在DRAM401、存取請(qǐng)求執(zhí)行模塊30、仲裁選擇模塊10、存取請(qǐng)求生成模塊210、NAND501之間建立一條雙向的數(shù)據(jù)傳輸通道(即圖6中的通道I)。接下來(lái)，仲裁選擇模塊10根據(jù)較低優(yōu)先級(jí)的存取請(qǐng)求信號(hào)2111，在DRAM401、存取請(qǐng)求執(zhí)行模塊30、仲裁選擇模塊10、存取請(qǐng)求生成模塊211、NAND502之間建立一條雙向的數(shù)據(jù)傳輸通道(即圖6中的通道2)。為進(jìn)一步提高數(shù)據(jù)的傳輸速度，可在存取請(qǐng)求生成模塊210、211和/或存取請(qǐng)求執(zhí)行模塊30中設(shè)置緩沖存儲(chǔ)器(未圖示)。該緩沖存儲(chǔ)器可由多個(gè)FIFO存儲(chǔ)器組成。從而在存取請(qǐng)求模塊210與仲裁選擇模塊10、存取請(qǐng)求生成模塊30之間；以及在存取請(qǐng)求模塊211與仲裁選擇模塊10、存取請(qǐng)求生成模塊30之間形成兩條雙向的數(shù)據(jù)傳輸通道(即圖6中的通道I與通道2)。在本實(shí)施方式中，數(shù)據(jù)從DRAM401傳輸至NAND501、502，或者數(shù)據(jù)從NAND501、502傳輸至DRAM401時(shí)的具體實(shí)現(xiàn)過(guò)程參實(shí)施例一，在此不再贅述。結(jié)合參照?qǐng)D2與圖8所示，在本實(shí)施方式中，存取請(qǐng)求信號(hào)2101、2111均為有效存取請(qǐng)求信號(hào)(Valid REQ)。在圖8中，T2為仲裁器102對(duì)存取請(qǐng)求信號(hào)2101的響應(yīng)時(shí)間；T3為仲裁器102對(duì)存取請(qǐng)求信號(hào)2111的響應(yīng)時(shí)間。具體的，在本實(shí)施方式中，由于存取請(qǐng)求信號(hào)2101被判定為較高優(yōu)先級(jí)，故通道I首先被建立，用以在DRAM401與NAND501之間進(jìn)行雙向的數(shù)據(jù)傳輸操作。在通道I建立的同時(shí)，存取請(qǐng)求信號(hào)2111處于等待狀態(tài)，并保持高電平狀態(tài)。當(dāng)存取請(qǐng)求信號(hào)2101所對(duì)應(yīng)的數(shù)據(jù)被傳輸完畢后(即T21結(jié)束)，存取請(qǐng)求模塊201應(yīng)NAND501的請(qǐng)求，釋放存取請(qǐng)求信號(hào)2101，并通知仲裁選擇模塊10中的仲裁器102，用以通過(guò)仲裁器102將存取請(qǐng)求信號(hào)2111判定為較高優(yōu)先級(jí)，從而建立通道2，用以在DRAM401與NAND502之間進(jìn)行雙向的數(shù)據(jù)傳輸操作。同理，當(dāng)存取請(qǐng)求信號(hào)2111所對(duì)應(yīng)的數(shù)據(jù)被傳輸完畢(即T31結(jié)束)后，存取請(qǐng)求模塊211應(yīng)NAND502的請(qǐng)求，釋放存取請(qǐng)求信號(hào) 2111。 在圖8中，T21為通道I建立后DRAM401與NAND501進(jìn)行數(shù)據(jù)傳輸?shù)臅r(shí)間，T31為通道2建立后DRAM401與NAND502進(jìn)行數(shù)據(jù)傳輸?shù)臅r(shí)間。通過(guò)上述的數(shù)據(jù)傳輸通道(即圖6中的通道I與通道2)的先后建立，將一定大小的數(shù)據(jù)從NAND501、502傳輸至DRAM401。需要說(shuō)明的是，當(dāng)一定大小的數(shù)據(jù)從DRAM401傳輸至NAND501或NAND502的情況時(shí)，其具體執(zhí)行過(guò)程與數(shù)據(jù)從NAND501、502傳輸至DRAM401的具體實(shí)現(xiàn)過(guò)程相同，在此不再贅述。實(shí)施例三請(qǐng)參圖9至圖12所示的本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的一種實(shí)施方式。如圖9所示，本實(shí)施方式與前兩種實(shí)施方式的主要區(qū)別在于，該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100包括兩個(gè)仲裁選擇模塊110、111，并且仲裁選擇模塊110匹配連接存取請(qǐng)求執(zhí)行模塊310，仲裁選擇模塊111匹配連接存取請(qǐng)求執(zhí)行模塊311。所述仲裁選擇模塊10藕接存取請(qǐng)求生成模塊210、211。配合參圖10所示，該存取請(qǐng)求生成模塊210可同時(shí)將存取請(qǐng)求信號(hào)2101發(fā)送至ID篩選器1011及ID篩選器1012 ;存取請(qǐng)求生成模塊211也可同時(shí)將存取請(qǐng)求信號(hào)2111發(fā)送至ID篩選器1011及ID篩選器1012。然后，分別在ID篩選器1011及ID篩選器1012中判定該存取請(qǐng)求信號(hào)2101、2111是否含有與該存取請(qǐng)求執(zhí)行模塊310、311匹配連接的DRAM401、402相對(duì)應(yīng)的存取請(qǐng)求目的地ID，用以篩選出有效存取請(qǐng)求信號(hào)(Valid REQ)。其中，ID篩選器10 11及ID篩選器1012對(duì)存取請(qǐng)求信號(hào)2101、2111的篩選過(guò)程
參實(shí)施例二。在本實(shí)施方式中，存取請(qǐng)求生成模塊210、211通過(guò)系統(tǒng)總線(xiàn)60與主機(jī)70相連，并且可對(duì)任意一個(gè)仲裁選擇模塊110、111發(fā)送存取請(qǐng)求信號(hào)。若某一存取請(qǐng)求信號(hào)中包含與仲裁選擇模塊110或者111相連的DRAM401或者402相同的ID，則判定該存取請(qǐng)求信號(hào)為有效存取請(qǐng)求信號(hào)，并根據(jù)仲裁選擇模塊110或者111中的仲裁器(參圖2中的102)進(jìn)行仲裁處理，用以確定哪個(gè)存取請(qǐng)求信號(hào)具有較高優(yōu)先級(jí)，從而建立兩條雙向的數(shù)據(jù)傳輸通道。具體的，參圖10所示，在本實(shí)施方式中，存取請(qǐng)求生成模塊210生成的存取請(qǐng)求信號(hào)2101中的存取請(qǐng)求目的地ID為指向DRAM401，存取請(qǐng)求生成模塊211生成的存取請(qǐng)求信號(hào)2111中的存取請(qǐng)求目的地ID為指向DRAM402。在本實(shí)施方式中，存取請(qǐng)求生成模塊210可將存取請(qǐng)求信號(hào)2101同時(shí)發(fā)送至ID篩選器1011及篩選器1012。此時(shí)，ID篩選器1011判定存取請(qǐng)求生成模塊210生成的存取請(qǐng)求信號(hào)2101為有效存取請(qǐng)求信號(hào)，而判定存取請(qǐng)求生成模塊211生成的存取請(qǐng)求信號(hào)2111為無(wú)效存取請(qǐng)求信號(hào)。存取請(qǐng)求生成模塊211也可將存取請(qǐng)求信號(hào)2111同時(shí)發(fā)送至ID篩選器1011及篩選器1012。此時(shí)，ID篩選器1012判定存取請(qǐng)求生成模塊210生成的存取請(qǐng)求信號(hào)2101為無(wú)效存取請(qǐng)求信號(hào)，而判定存取請(qǐng)求生成模塊211生成的存取請(qǐng)求信號(hào)2111為有效存取請(qǐng)求信號(hào)。然后，ID篩選器1011將有效存取請(qǐng)求信號(hào)發(fā)送至仲裁器1021并進(jìn)行仲裁處理，ID篩選器1012將有效存取請(qǐng)求信號(hào)發(fā)送至仲裁器1022并進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊310、仲裁選擇模塊110、存取請(qǐng)求生成模塊210之間，以及在存取請(qǐng)求執(zhí)行模塊311、仲裁選擇模塊111、存取請(qǐng)求生成模塊211之間形成兩條雙向的數(shù)據(jù)傳輸通道。其中，每一條雙向的數(shù)據(jù)傳輸通道的具體實(shí)現(xiàn)過(guò)程參實(shí)施例一，在本實(shí)施例中不再贅述。結(jié)合參圖11所示，在T41的時(shí)間中，NAND501與DRAM401之間開(kāi)始進(jìn)行數(shù)據(jù)傳輸操作。當(dāng)數(shù)據(jù)傳輸完畢后，存取請(qǐng)求生成模塊210應(yīng)NAND501的請(qǐng)求，釋放存取請(qǐng)求信號(hào)2101。其中，T4為仲裁器1021對(duì)存取請(qǐng)求信號(hào)2101的響應(yīng)時(shí)間，T41為NAND501與DRAM401之間進(jìn)行數(shù)據(jù)傳輸?shù)臅r(shí)間。同時(shí)，對(duì)仲裁選擇模塊110而言，存取請(qǐng)求信號(hào)2111中包含的存取請(qǐng)求目的地ID與DRAM401的ID不匹配，被仲裁選擇模塊110中的ID篩選器1011判定為無(wú)效存取請(qǐng)求信號(hào)，因此仲裁器1021對(duì)存取請(qǐng)求信號(hào)2111不作任何響應(yīng)。故仲裁器1021對(duì)存取請(qǐng)求信號(hào)2111的仲裁結(jié)果中始終不會(huì)出現(xiàn)上升沿信號(hào)。結(jié)合參圖12所示，在T51的時(shí)間中，NAND502與DRAM402之間開(kāi)始進(jìn)行數(shù)據(jù)傳輸操作。當(dāng)數(shù)據(jù)傳輸完畢后，存取請(qǐng)求生成模塊211應(yīng)NAND502的請(qǐng)求，釋放存取請(qǐng)求信號(hào)2111。其中，T5為仲裁器1022對(duì)存取請(qǐng)求信號(hào)2111的響應(yīng)時(shí)間，T51為NAND502與DRAM402之間進(jìn)行數(shù)據(jù)傳輸?shù)臅r(shí)間。同時(shí)，對(duì)仲裁選擇模塊111而言，存取請(qǐng)求信號(hào)2101中包含的存取請(qǐng)求目的地ID與DRAM402的ID不匹配，被仲裁選擇模塊111中的ID篩選器1012判定為無(wú)效存取請(qǐng)求信號(hào)，因此仲裁器1022對(duì)存取請(qǐng)求信號(hào)2101不作任何響應(yīng)。故仲裁器1022對(duì)存取請(qǐng)求信號(hào)2101的仲裁結(jié)果中始終不會(huì)出現(xiàn)上升沿信號(hào)。在本實(shí)施方式中，NAND501可與DRAM401通過(guò)存取請(qǐng)求執(zhí)行模塊310、第二多路選擇器1041、存取請(qǐng)求生成模塊210，以及取請(qǐng)求執(zhí)行模塊310、第一多路選擇器1031、存取請(qǐng)求生成模塊210，形成兩條數(shù)據(jù) 傳輸通道(即一條雙向的數(shù)據(jù)傳輸通道)。同時(shí)，存取請(qǐng)求執(zhí)行模塊311、仲裁選擇模塊111及存取請(qǐng)求生成模塊210之間則不會(huì)形成雙向的數(shù)據(jù)傳輸通道。同時(shí)，NAND502可與DRAM402通過(guò)存取請(qǐng)求執(zhí)行模塊311、第二多路選擇器1042、存取請(qǐng)求生成模塊211，以及取請(qǐng)求執(zhí)行模塊311、第一多路選擇器1032、存取請(qǐng)求生成模塊211，形成兩條數(shù)據(jù)傳輸通道(即一條雙向的數(shù)據(jù)傳輸通道)。同時(shí)，存取請(qǐng)求執(zhí)行模塊310、仲裁選擇模塊110及存取請(qǐng)求生成模塊211之間則不會(huì)形成雙向的數(shù)據(jù)傳輸通道。在本實(shí)施方式中，在存取請(qǐng)求執(zhí)行模塊310與仲裁選擇模塊110、存取請(qǐng)求生成模塊210之間，以及在存取請(qǐng)求執(zhí)行模塊311與仲裁選擇模塊111、存取請(qǐng)求生成模塊211之間形成兩條相互平行且為雙向的數(shù)據(jù)傳輸通道。需要說(shuō)明的是，當(dāng)存取請(qǐng)求生成模塊210應(yīng)NAND501所生成的存取請(qǐng)求信號(hào)2101中包含的存取請(qǐng)求目的地ID為指向DRAM402，而存取請(qǐng)求生成模塊211應(yīng)NAND502所生成的存取請(qǐng)求信號(hào)2111中包含的存取請(qǐng)求目的地ID為指向DRAM401的情況下，在存取請(qǐng)求執(zhí)行模塊310與仲裁選擇模塊110、存取請(qǐng)求生成模塊211之間，以及在存取請(qǐng)求執(zhí)行模塊311與仲裁選擇模塊111、存取請(qǐng)求生成模塊210之間則會(huì)形成兩條相互交叉且為雙向的數(shù)據(jù)傳輸通道。綜上所述，在本實(shí)施方式中，存取請(qǐng)求執(zhí)行模塊310、311與仲裁選擇模塊110、111以及存取請(qǐng)求生成模塊210、211之間會(huì)形成兩條雙向的數(shù)據(jù)傳輸通道。實(shí)施例四
請(qǐng)參圖13所示的本發(fā)明一種混合存儲(chǔ)裝置300的一種實(shí)施方式。圖13為實(shí)施例四中基于本發(fā)明一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置的一種混合存儲(chǔ)裝置的結(jié)構(gòu)示意圖。在本實(shí)施方式中，一種混合存儲(chǔ)裝置300，包括:若干第一存儲(chǔ)器40、若干第二存儲(chǔ)器50，以及分別連接第一存儲(chǔ)器40與第二存儲(chǔ)器50的若干存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100。在本實(shí)施方式中，該第一存儲(chǔ)器40選自DRAM (隨機(jī)動(dòng)態(tài)存取存儲(chǔ)器)，該第二存儲(chǔ)器50選自NAND。DRAM具有較高的存取速度以及較大的帶寬(Band Width)，而NAND則具有較低成本、較大的存儲(chǔ)容量，但其帶寬和存取速度相對(duì)較低。結(jié)合參圖2所示，在本實(shí)施方式中，每個(gè)存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100包括:存取請(qǐng)求生成模塊20、存取請(qǐng)求執(zhí)行模塊30以及仲裁選擇模塊10 ;所述仲裁選擇模塊10包括:ID篩選器101、仲裁器102、第一多路選擇器103及第二多路選擇器104。所述ID篩選器101接收自存取請(qǐng)求生成模塊20的存取請(qǐng)求信號(hào)201，并篩選出有效存取請(qǐng)求信號(hào)(Valid REQ)后發(fā)送至仲裁器102進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊30、仲裁選擇模塊10及存取請(qǐng)求生成模塊20之間形成一條雙向的數(shù)據(jù)傳輸通道。所述存取請(qǐng)求執(zhí)行模塊30匹配連接一個(gè)第一存儲(chǔ)器40 ;所述存取請(qǐng)求生成模塊20匹配連接一個(gè)第二存儲(chǔ)器50。在本實(shí)施方式中，每個(gè)存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100用于控制第一存儲(chǔ)器40與第二存儲(chǔ)器50之間的數(shù)據(jù)傳輸控制。該存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100具體實(shí)現(xiàn)數(shù)據(jù)在第一存儲(chǔ)器40與第二存儲(chǔ)器50之間的雙向傳 輸?shù)木唧w實(shí)現(xiàn)過(guò)程參實(shí)施例一，在此不再贅述。具體的，全部第二存儲(chǔ)器50的容量大于或者等于全部第一存儲(chǔ)器40的容量，并優(yōu)選為容量相等。第二存儲(chǔ)器50與第一存儲(chǔ)器40的數(shù)量相等，當(dāng)然也可將第二存儲(chǔ)器50的數(shù)量設(shè)置成大于第一存儲(chǔ)器40的數(shù)量(未圖示)。優(yōu)選的，該混合存儲(chǔ)裝置300中多個(gè)的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100并行設(shè)置；并且，所述存儲(chǔ)器訪(fǎng)問(wèn)控制裝置100不包括CPU，這樣可降低該混合存儲(chǔ)裝置300的制造成本。在本實(shí)施方式中，可設(shè)置多個(gè)NAND與一個(gè)或者兩個(gè)DRAM相互配合設(shè)置，從而形成一種多通道、雙向、高速傳輸?shù)幕旌洗鎯?chǔ)裝置300。以上描述的各實(shí)施例僅僅是示意性的，本申請(qǐng)可用于眾多通用或者專(zhuān)用的計(jì)算系統(tǒng)環(huán)境或者配置、或通訊系統(tǒng)環(huán)境或設(shè)備中。例如:個(gè)人計(jì)算機(jī)、服務(wù)器計(jì)算機(jī)、手持設(shè)備或便攜式設(shè)備、平板型設(shè)備、多處理系統(tǒng)、基于微處理器的系統(tǒng)、可編程的消費(fèi)電子設(shè)備、小型計(jì)算機(jī)、大型計(jì)算機(jī)，或者包括以上任何系統(tǒng)或設(shè)備的分布式計(jì)算環(huán)境，以及交換機(jī)、路由
-nfr ο上文所列出的一系列的詳細(xì)說(shuō)明僅僅是針對(duì)本發(fā)明的可行性實(shí)施方式的具體說(shuō)明，它們并非用以限制本發(fā)明的保護(hù)范圍，凡未脫離本發(fā)明技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論從哪一點(diǎn)來(lái)看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說(shuō)明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。此外，應(yīng)當(dāng)理解，雖然本說(shuō)明書(shū)按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書(shū)的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書(shū)作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他 實(shí)施方式。
權(quán)利要求
1.一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，連接若干第一存儲(chǔ)器與若干第二存儲(chǔ)器，其特征在于，包括: 若干存取請(qǐng)求生成模塊、若干存取請(qǐng)求執(zhí)行模塊以及若干仲裁選擇模塊；所述仲裁選擇模塊包括:ID篩選器、仲裁器、第一多路選擇器及第二多路選擇器； 所述ID篩選器接收自存取請(qǐng)求生成模塊的存取請(qǐng)求信號(hào)并篩選出有效存取請(qǐng)求信號(hào)后發(fā)送至仲裁器進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊、仲裁選擇模塊及存取請(qǐng)求生成模塊之間形成若干雙向的數(shù)據(jù)傳輸通道。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述存取請(qǐng)求執(zhí)行模塊匹配連接一第一存儲(chǔ)器，所述存取請(qǐng)求生成模塊匹配連接一第二存儲(chǔ)器。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述存取請(qǐng)求信號(hào)包括數(shù)據(jù)源地址、數(shù)據(jù)目標(biāo)地址、數(shù)據(jù)傳輸方向、數(shù)據(jù)標(biāo)簽及存取請(qǐng)求目的地ID。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述ID篩選器通過(guò)比對(duì)存取請(qǐng)求生成模塊所生成的若干存取請(qǐng)求信號(hào)中是否含有與存取請(qǐng)求執(zhí)行模塊匹配連接的第一存儲(chǔ)器相對(duì)應(yīng)的存取請(qǐng)求目的地ID，用以篩選出有效存取請(qǐng)求信號(hào)。
5.根據(jù)權(quán)利要求1或4所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，仲裁器根據(jù)平權(quán)仲裁規(guī)則對(duì)有效存取請(qǐng)求信號(hào)進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并發(fā)送仲裁結(jié)果至第一多路選擇器，用以存取請(qǐng)求執(zhí)行模塊、第一多路選擇器及存取請(qǐng)求生成模塊之間建立至少一條存取請(qǐng)求信號(hào)的傳輸通道。
6.根據(jù)權(quán)利要求1或5所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，當(dāng)數(shù)據(jù)從第二存儲(chǔ)器傳輸至第一存儲(chǔ)器時(shí)，所述仲 裁器僅將仲裁結(jié)果發(fā)送至第一多路選擇器，以在存取請(qǐng)求執(zhí)行模塊、第一多路選擇器及存取請(qǐng)求生成模塊建立若干數(shù)據(jù)傳輸通道。
7.根據(jù)權(quán)利要求1或5所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，當(dāng)數(shù)據(jù)從第一存儲(chǔ)器傳輸至第二存儲(chǔ)器時(shí)，所述仲裁器還將仲裁結(jié)果發(fā)送至第二多路選擇器，以在存取請(qǐng)求執(zhí)行模塊、第二多路選擇器及存取請(qǐng)求生成模塊建立若干數(shù)據(jù)傳輸通道。
8.根據(jù)權(quán)利要求6或7所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述第一多路選擇器根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)以頁(yè)為單位從存取請(qǐng)求生成模塊傳輸至存取請(qǐng)求執(zhí)行模塊；所述第二多路選擇器根據(jù)仲裁結(jié)果，依次將數(shù)據(jù)以頁(yè)為單位從存取請(qǐng)求執(zhí)行模塊傳輸至存取請(qǐng)求生成模塊。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述仲裁選擇模塊匹配連接一存取請(qǐng)求執(zhí)行模塊，并藕接若干存取請(qǐng)求生成模塊。
10.根據(jù)權(quán)利要求1所述的存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，其特征在于，所述存儲(chǔ)器訪(fǎng)問(wèn)控制裝置不包括CPU。
全文摘要
本發(fā)明公開(kāi)了一種存儲(chǔ)器訪(fǎng)問(wèn)控制裝置，連接若干第一存儲(chǔ)器與若干第二存儲(chǔ)器，包括若干存取請(qǐng)求生成模塊、若干存取請(qǐng)求執(zhí)行模塊以及若干仲裁選擇模塊；所述仲裁選擇模塊包括ID篩選器、仲裁器、第一多路選擇器及第二多路選擇器；所述ID篩選器接收自存取請(qǐng)求生成模塊的存取請(qǐng)求信號(hào)并篩選出有效存取請(qǐng)求信號(hào)后發(fā)送至仲裁器進(jìn)行仲裁處理，以生成包含優(yōu)先級(jí)的仲裁結(jié)果，并根據(jù)仲裁結(jié)果在存取請(qǐng)求執(zhí)行模塊、仲裁選擇模塊及存取請(qǐng)求生成模塊之間形成若干雙向的數(shù)據(jù)傳輸通道。在本發(fā)明中，通過(guò)ID篩選器篩選出有效存取請(qǐng)求信號(hào)，并通過(guò)仲裁器的仲裁結(jié)果響應(yīng)高優(yōu)先級(jí)的存取請(qǐng)求信號(hào)，降低了數(shù)據(jù)對(duì)系統(tǒng)總線(xiàn)的爭(zhēng)奪，實(shí)現(xiàn)了數(shù)據(jù)的高速雙向傳輸。
文檔編號(hào)G06F13/16GK103226526SQ201310135728
公開(kāi)日2013年7月31日 申請(qǐng)日期2013年4月19日 優(yōu)先權(quán)日2013年4月19日
發(fā)明者H·F·黃, 馬偉碩 申請(qǐng)人:無(wú)錫云動(dòng)科技發(fā)展有限公司