存儲設備中的訪問抑制的制作方法
【技術領域】
[0001 ] 本公開涉及控制對存儲設備的訪問。
【背景技術】
[0002]已知的是提供具有存儲設備的數(shù)據(jù)處理裝置，所述存儲設備具有一個或多個存儲單元，在所述儲存單元中能夠存儲數(shù)據(jù)項目(具有關聯(lián)存儲地址)。例如，存儲設備是組相關緩存(set-associative cache)，可以將給定數(shù)據(jù)項目存儲在該組相關緩存的多個線路中的任一線路內。
[0003]在這種情況下，還知道的是為了減小存儲設備的整體訪問時間，在明確知道所請求的數(shù)據(jù)項目被存儲在存儲設備的儲存單元中的哪個儲存單元之前，在這些儲存單元中的每一儲存單元中開始讀取過程。例如，在諸如組相關的上下文中，已知的是執(zhí)行來自的所有線路的讀取過程，并且依賴于命中標簽(所請求的數(shù)據(jù)項目的存儲地址和存儲地址的存儲標簽部分之間的匹配)以從多個線路讀出的數(shù)據(jù)項目中的每一個選擇正確的數(shù)據(jù)項目。然而，這種技術存在以下缺點:除了針對實際存儲該數(shù)據(jù)項目的儲存單元執(zhí)行的讀取過程之夕卜，在執(zhí)行來自“其它”儲存單元(其中實際上沒有存儲所請求的數(shù)據(jù)項目)的讀取過程中消耗附加能量。
[0004]為了試圖減少具有多個儲存單元的存儲設備的能量消耗，還知道的是試圖預測存儲所請求的數(shù)據(jù)項目的儲存單元，使得僅訪問該儲存單元，并且不消耗與訪問未存儲該數(shù)據(jù)項目的其它儲存單元相關的附加能量。例如，在上述組相關緩存的上下文中，已知多種“線路預測”技術，所述“線路預測”技術確定存儲所請求的數(shù)據(jù)項目的線路并僅開始與這種線路有關的訪問。然而，這些技術具有如下缺點:線路預測增加在存儲器中檢索數(shù)據(jù)所花費的總時間，這是由于完成線路預測的附加時間可以延遲存儲器訪問的開始。

【發(fā)明內容】

[0005]根據(jù)第一方面，提供了一種存儲設備，包括:多個儲存單元；以及訪問控制電路，配置為接收訪問請求，并響應于該訪問請求在多個儲存單元中的每一儲存單元中開始訪問過程，其中所述訪問控制電路配置為在已經開始訪問過程之后接收訪問停止信號，并且所述訪問控制電路配置為響應于所述訪問停止信號，開始訪問抑制以便抑制在多個儲存單元中的至少一個儲存單元中的訪問過程。
[0006]本技術提供了一種存儲設備，其中通過將訪問控制電路配置為響應于接收到的訪問請求(例如，來自試圖尋求訪問存儲在存儲設備中的數(shù)據(jù)項目的處理器)，開始多個儲存單元中的每一個(全部)中的訪問過程，來促使快速訪問存儲設備。訪問請求可以是讀取訪問請求或可以是寫入訪問請求。然而，由于訪問控制電路可以在已經開始訪問過程之后接收訪問停止信號，并響應于該訪問停止信號來抑制在多個儲存單元中的至少一個中的訪問過程，因此也可以減小由存儲設備消耗的動態(tài)功率。因此，盡管由于訪問過程已經啟動的事實而導致存儲設備已消耗一部分動態(tài)功率，通過對多個儲存單元中的至少一個(例如，當已經識別了存儲所請求的數(shù)據(jù)項目的儲存單元時，隨后認識到沒有存儲該數(shù)據(jù)項目的儲存單元中的除此之外的全部單元)中的訪問過程的抑制，可以節(jié)約動態(tài)功率。應注意，訪問控制單路可以獨立于提供對所有儲存單元的訪問控制的多個儲存單元，形成存儲設備的單獨組件，或可以分布在向每個儲存單元提供專門訪問控制的多個儲存單元之間。
[0007]可以在多個線路中執(zhí)行對訪問過程的抑制，但是在一些實施例中，多個儲存單元中的每一個包括字線電路(wordline circuitry)，所述字線電路配置為響應于訪問請求激活所選擇的字線作為訪問過程的一部分；并且所述存儲設備還包括字線抑制電路，配置為響應于訪問停止信號抑制所選擇的字線。因此，在訪問過程依賴于被激活的所選擇字線的情況下(例如，增加至預定電壓)，可以通過抑制所選擇字線(例如，通過將所選字線恢復至未激活狀態(tài)(例如，到邏輯零值))，來抑制訪問過程的其它進程。可以按照多種方式執(zhí)行對所選擇字線的抑制，但是在一些實施例中，所述字線抑制電路配置為響應于訪問停止信號將所選字線與固定電壓相連。例如，所述字線抑制電路可以包括到存儲設備中的電壓軌(例如，接地(VSS)軌)的可選性連接。
[0008]備選地或附加地，可以相對于存儲設備中的讀出放大器電路執(zhí)行對訪問過程的抑制，在一些實施例中，多個儲存單元中的每一個包括讀出放大器電路，并且所述存儲設備配置為響應于執(zhí)行訪問過程的訪問請求來激活讀出放大器電路，所述存儲設備還包括讀出放大器抑制電路，配置為響應于訪問停止信號抑制讀出放大器電路。通常由讀出放大器電路產生響應于讀取訪問請求從每個儲存單元讀取的數(shù)據(jù)，其中通常一旦儲存單元中的位線已經放電到有可能令讀出放大器電路根據(jù)這些位線之間的電壓差確定所存儲的數(shù)據(jù)值的點，便激活該讀出放大器電路；并且將讀出放大電路用于產生輸出數(shù)據(jù)值通常表示儲存單元在執(zhí)行訪問過程中消耗較多的動態(tài)功率(部分還由于改變數(shù)據(jù)值同樣引起輸出驅動器切換)。因此抑制讀出放大器電路可以避免消耗這種動態(tài)功率，具體地如果可以在激活讀出放大器電路之前訪問停止信號生效。
[0009]讀出放大器抑制電路可以按照多種方式抑制讀出放大器電路，但是在一些實施例中，讀出放大器電路配置為當放大器使能信號維持(asserted)時是激活，并且所述讀出放大器抑制電路配置為響應于訪問停止信號將讀出放大器使能信號連接到固定電壓。當讀出放大器電路需要維持使能信號以便激活時，將使能信號與固定電壓(當讀出放大器使能信號為高電平有效時接地，或當讀出放大器使能信號為低電平有效時為邏輯高值)相耦接可以有效地禁用讀出放大器電路，并防止由讀出放大器電路的操作消耗任何顯著其它動態(tài)功率。
[0010]存儲設備可以采取多種形式，但是在一些實施例中，存儲設備是與數(shù)據(jù)處理器聯(lián)合提供的一級緩存(first level cache)。通常需要的是非?？焖俚亟邮諄碜砸患壘彺娴捻憫虼擞欣氖遣粫捎趯υL問數(shù)據(jù)項目的精確存儲位置(例如，以組相關緩存的形式)的不確定性而導致這種響應性延遲，如本技術所支持的。
[0011]多個儲存單元可以采用多種形式，但是在一些實施例中，存儲設備是多路組相關緩存，并且多個儲存單元是所述多路組相關緩存的多個線路。可以在多條線路的任一線路中發(fā)生以這種方式將數(shù)據(jù)項目存儲在多路組相關存儲設備中，但是當存儲設備首先接收到訪問請求時，存儲特定數(shù)據(jù)項目的線路通常是不可知的，除非延遲了提供訪問請求，同時執(zhí)行一些線路預測。本技術支持向存儲設備提供未延遲的訪問請求，但是仍得益于存儲設備隨后接收到后期停止信號(諸如，預測線路信號)，因此仍減小存儲設備的動態(tài)功率消耗。
[0012]在多路組相關緩存中，可以按照多種方式執(zhí)行訪問抑制，但是在一些實施例中，多種線路中的每一個線路包括標簽儲存單元和數(shù)據(jù)儲存單元，并且所述訪問控制電路配置為在所述多個儲存單元中的至少一個標簽儲存單元中開始訪問抑制。因此，在執(zhí)行標簽檢索和比較(相對于要執(zhí)行的訪問請求的存儲地址的至少一個部分)的情況下，可以通過抑制在至少一個標簽儲存單元中執(zhí)行的訪問過程的一部分來實現(xiàn)節(jié)約動態(tài)功率。
[0013]備選地或附加地，在一些實施例中，多個線路中的每一個線路包括標簽儲存單元和數(shù)據(jù)儲存單元，并且所述訪問控制電路配置為在多個儲存單元中的至少一個數(shù)據(jù)儲存單元中開始訪問抑制。在將來自多種線路的數(shù)據(jù)項目初始檢索為訪問過程的一部分的情況下，可以通過抑制從至少一個數(shù)據(jù)儲存單元檢索數(shù)據(jù)項目，來節(jié)省動態(tài)功率。
[0014]在一些實施例中，所述訪問控制單路配置為在多個儲存單元中的每一個儲存單元中產生內部時鐘信號，以便控制訪問過程的時序，并且所述訪問控制電路配置為在已經產生了內部時鐘信號的第一邊沿之后開始訪問抑制。在針對每個儲存單元產生內部時鐘信號以便控制訪問過程的時序的情況下，例如該內容時鐘信號的第一邊沿(例如，上升沿)通常發(fā)信號通知該儲存單元中的訪問過程的起點，以下情況是有利的:訪問抑制可以在開始于該點之后(即，在內部時鐘信號的第一邊沿之后開始的訪問過程不是原子級別的，實際上可以是被中斷)，這是由于這樣提供即使在這種較晚階段仍節(jié)省動態(tài)功率的機會。
[00