數據存取系統(tǒng)、數據存取裝置及數據存取控制器的制造方法【專利摘要】本發(fā)明提供一種數據存取系統(tǒng)、裝置及控制器，所述數據存取系統(tǒng)包括多個儲存單元、多個第一控制器、一第二控制器及一主機。所述多個第一控制器用以并行存取所述多個儲存單元，每一所述第一控制器包括多個第一儲存單元控制器、一緩沖器及一多任務器。所述多個第一儲存單元控制器一對一地連接所述多個儲存單元。所述多任務器連接所述多個第一儲存單元控制器及所述緩沖器。所述第二控制器連接所述多個第一控制器，所述第二控制器包括多個第二儲存單元控制器，其一對一地連接所述多個第一控制器。所述主機連接所述第二控制器，且通過所述第二控制器及所述多個第一控制器存取所述多個儲存單元。【專利說明】數據存取系統(tǒng)、數據存取裝置及數據存取控制器【
技術領域：
】[0001]本發(fā)明涉及一種數據存取系統(tǒng)，尤其涉及一種用于固態(tài)硬盤的數據存取系統(tǒng)、數據存取裝置及數據存取控制器?！?br>背景技術：
】[0002]近年來，采用NAND閃存的儲存裝置已有逐漸取代傳統(tǒng)磁盤式硬盤儲存裝置的趨勢，這種NAND閃存的儲存裝置也就是目前所稱的固態(tài)硬盤（SolidStateDisk,SSD)，SSD的特色是采用閃存取代傳統(tǒng)硬盤的盤片，并加上一顆控制芯片與傳統(tǒng)硬盤機的接口，仿真成硬盤機。因為NAND閃存沒有硬盤固有的機械延遲（MechanicalLatency)，并且可以縮短其任務周期（DutyCycle)，因而可降低其功耗并減少操作中的震蕩沖擊。因此，SSD不僅具有硬盤機的通用性，又有內存的高搜尋效率、無聲、低溫等優(yōu)勢。[0003]由于可攜式3C電子產品如智能型手機或平板計算機的盛行，對于內存產業(yè)也帶來重大影響，內存的發(fā)展方向已由過去外接記憶卡的形式，轉變成內嵌式內存，其中最流行的智能型手機內存解決方案是采用內嵌式多媒體內存（EmbeddedMultiMediaCard，簡稱eMMC)，所謂eMMC是采用多芯片封裝（MCP)將NAND閃存和控制芯片包成一顆芯片，因此可簡化手機廠的設計步驟及降低零組件的面積。[0004]由于eMMC逐漸普及，因此目前已有將eMMC作為固態(tài)硬盤的儲存單元的設計方案，請參照附圖1，即展示一種采用eMMC的現有固態(tài)硬盤系統(tǒng)的架構圖。所述現有固態(tài)磁盤系統(tǒng)10包含一串行先進技術配置（serialadvancedtechnologyattachment,SATA)對eMMC控制器20以及多個eMMC30,其中所述SATA對eMMC控制器20包含一SATA主機接口22以及多個eMMC接口24(或稱eMMC主機端控制器)，所述SATA主機接口22用以連接(interfacing)-主機40的SATA主機控制器42,同時所述多個eMMC接口24用以連接所述多個eMMC30。[0005]然而，在目前eMMC的標準規(guī)范中，一個eMMC接口24僅能連接一個eMMC30,若需要更大容量時，則必須采用串接更多的eMMC30。例如需要使用到八個eMMC30時，則需要分別連接八個對應的eMMC接口24。而現有的eMMC主機端控制器（S卩eMMC接口24)通常具有10至15個接腳，若配置如此多的eMMC接口24,則會有數量龐大的接腳，因而會占據以系統(tǒng)單芯片（System-on-chip，SoC)實現的SATA對eMMC控制器20過多的接腳數量，而且所述多個eMMC接口24與所述多個eMMC30之間的一對一連接也會阻礙數據處理的平行度，使得以eMMC為基礎的固態(tài)硬盤的數據存取速度無法提高。【
發(fā)明內容】[0006]有鑒于此，本發(fā)明一目的在于提供一種數據存取系統(tǒng)，其具有多個或一個第一控制器可作為連接多個儲存單元的媒介，解決技術中eMMC接口與eMMC之間需要作一對一連接而導致接腳數量過多及數據存取速度差的缺點。[0007]本發(fā)明另一目的在于提供一種數據存取裝置，其具有一第一控制器可作為連接多個儲存單元的媒介，解決技術中eMMC接口與eMMC之間需要作一對一連接而導致接腳數量過多及數據存取速度差的缺點。[0008]本發(fā)明再一目的在于提供一種數據存取控制器，其可作為eMMC主機端控制器連接多個儲存單元的媒介，解決技術中eMMC-對一連接方式的缺點。[0009]為達上述目的，本發(fā)明提供一種數據存取系統(tǒng)，其包括多個儲存單元、多個第一控制器、一第二控制器及一主機。所述多個第一控制器用以并行存取所述多個儲存單元，每一所述第一控制器包括多個第一儲存單元控制器、一緩沖器及一多任務器。所述多個第一儲存單元控制器一對一地連接所述多個儲存單元。所述多任務器連接所述多個第一儲存單元控制器及所述緩沖器。所述第二控制器連接所述多個第一控制器，所述第二控制器包括多個第二儲存單元控制器，其一對一地連接所述多個第一控制器。所述主機連接所述第二控制器，所述主機通過所述第二控制器及所述多個第一控制器存取所述多個儲存單元。[0010]在一優(yōu)選實施例中，每一所述第二儲存單元控制器通過對應的一個所述第一控制器存取至少兩個所述儲存單元。此外，所述第一控制器以一交錯的方式對所述至少兩個儲存單元存取數據。[0011]在此優(yōu)選實施例中，所述儲存單元具有一讀取/寫入單元，且所述緩沖器的容量為所述讀取/寫入單元的讀取/寫入單位的整數倍。[0012]在一優(yōu)選實施例中，所述多個儲存單元為多個嵌入式多媒體內存。進一步來說，每一所述第二儲存單元控制器為一eMMC主機端控制器。[0013]在一優(yōu)選實施例中，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述至少兩個儲存單元之一。[0014]在另一優(yōu)選實施例中，所述第一控制器還包括一內存單兀，所述內存單兀存有一查找表。[0015]在一優(yōu)選實施例中，所述第二控制器還包括一處理器及一數據接口控制器。所述處理器連接所述多個第二儲存單元控制器。所述數據接口控制器連接所述處理器及所述主機。此外，所述數據接口控制器為一串行式數據接口控制器，所述串行式數據接口控制器為SATA、USB、eSATA、PCI-e、IEEE1394之一。[0016]本發(fā)明的另一目的為提供一種數據存取系統(tǒng)，其包括多個儲存單元、一第一控制器、一第二控制器及一主機。所述第一控制器用以并行存取所述多個儲存單元，所述第一控制器包括多個第一儲存單元控制器、一緩沖器及一多任務器。所述多個第一儲存單元控制器一對一地連接所述多個儲存單元。所述多任務器連接所述多個第一儲存單元控制器及所述緩沖器。所述第二控制器連接所述第一控制器，所述第二控制器包括一第二儲存單元控制器，其連接所述第一控制器。所述主機連接所述第二控制器，其中所述主機通過所述第二控制器及所述第一控制器存取所述多個儲存單元。[0017]在一優(yōu)選實施例中，所述多個儲存單元為多個嵌入式多媒體內存。進一步來說，所述第二儲存單元控制器為一eMMC主機端控制器。[0018]在一優(yōu)選實施例中，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述至少兩個儲存單元之一。[0019]在另一優(yōu)選實施例中，所述第一控制器還包括一內存單兀，所述內存單兀存有一查找表。[0020]本發(fā)明的再另一目的為提供一種數據存取裝置，其包括多個儲存單元、一第一控制器及一第二控制器。所述第一控制器用以并行存取所述多個儲存單元。所述第一控制器包括多個第一儲存單元控制器、一緩沖器及一多任務器。所述多個第一儲存單元控制器一對一地連接所述多個儲存單元。所述多任務器連接所述多個第一儲存單元控制器及所述緩沖器。所述第二控制器連接所述第一控制器。所述第二控制器包括一第二儲存單元控制器、一處理器及一數據接口控制器。所述第二儲存單元控制器連接所述第一控制器。所述處理器連接所述第二儲存單元控制器。所述數據接口控制器連接所述處理器。[0021]在一優(yōu)選實施例中，每一所述儲存單元為一嵌入式內存。進一步來說，所述嵌入式內存為一嵌入式多媒體內存，且所述第二儲存單元控制器為一eMMC主機端控制器。[0022]在一優(yōu)選實施例中，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述多個儲存單元之一。[0023]在另一優(yōu)選實施例中，所述第一控制器還包括一內存單元，所述內存單元存有一查找表。[0024]本發(fā)明的再另一目的為提供一種數據存取控制器，用于并行存取多個儲存單元并連接另一控制器，所述數據存取控制器包括多個第二儲存單元控制器、一緩沖器及一多任務器。所述多個第一儲存單元控制器一對一地連接所述多個儲存單元。所述多任務器連接所述多個第一儲存單元控制器及所述緩沖器。[0025]在一優(yōu)選實施例中，所述儲存單元具有一讀取/寫入單元，且所述緩沖器的容量為所述讀取/寫入單位的整數倍。[0026]每一所述第一儲存單元控制器為一eMMC主機端控制器。[0027]在一優(yōu)選實施例中，所述數據存取控制器還包括一內存單元，所述內存單元存有一查找表。[0028]在一優(yōu)選實施例中，所述另一控制器具有至少一第二儲存單元控制器用于連接所述多任務器，且所述第二儲存單元控制器的數量小于所述儲存單元的數量。[0029]相較于現有技術，本發(fā)明所述的數據存取系統(tǒng)、裝置及控制器具有可作現有eMMC主機端控制器連接多個儲存單元的媒介，借此解決現有技術中eMMC-對一連接方式的缺點。【專利附圖】【附圖說明】[0030]為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，配合所附圖式，作詳細說明如下。[0031]圖1，采用eMMC的現有固態(tài)硬盤系統(tǒng)的架構圖；圖2,本發(fā)明第一優(yōu)選實施例的數據存取系統(tǒng)的結構示意圖；圖3是圖2中的一第一控制器的詳細結構示意圖；圖4,本發(fā)明第二優(yōu)選實施例的數據存取系統(tǒng)的結構示意圖；圖5,本發(fā)明第三優(yōu)選實施例的數據存取裝置的結構示意圖；圖6,本發(fā)明第四優(yōu)選實施例的數據存取控制器的結構示意圖。[0032]主要組件符號說明：10固態(tài)磁盤系統(tǒng)20SATA對eMMC控制器22SATA主機接口24eMMC接口30eMMC40主機42SATA主機控制器100數據存取系統(tǒng)110儲存單元120第一控制器122第一儲存單元控制器124緩沖器126多任務器128內存單元140第二控制器142第二儲存單元控制器143儲存單元選擇器144處理器146數據接口控制器160主機162數據接口主機控制器200數據存取系統(tǒng)220第一控制器300數據存取裝置400數據存取控制器500第二控制器。【具體實施方式】[0033]以下結合附圖來詳細說明本發(fā)明提供的數據存取系統(tǒng)、裝置及控制器，在不同的圖式中，相同的組件符號表示相同或相似的組件。[0034]請參考圖2,本發(fā)明第一優(yōu)選實施例的數據存取系統(tǒng)100的結構示意圖，所述數據存取系統(tǒng)100包括多個儲存單元110、多個第一控制器120、一第二控制器140及一主機160,其中所述多個第一控制器120用以分別并行存取（parallelaccess)所述多個儲存單元110,且于本第一實施例中，每一第一控制器120對應連接至少兩個儲存單元110。然而，本發(fā)明并不限定于存取兩個儲存單元110,存取兩個以上數量的儲存單元110也屬本發(fā)明的精神。[0035]請參考圖2及圖3,其中圖3是圖2中一個第一控制器120的詳細結構示意圖，所述第一控制器120包括多個第一儲存單元控制器122、一緩沖器124及一多任務器126,其中所述多個第一儲存單元控制器122-對一地連接所述多個儲存單元110,以及所述多任務器126連接所述多個第一儲存單元控制器122及所述緩沖器124。[0036]請再參照圖2,所述第二控制器140連接所述多個第一控制器120。所述第二控制器包括多個第二儲存單元控制器142,所述多個第二儲存單元控制器142-對一地連接所述多個第一控制器120。所述第二控制器140還包括一處理器144及一數據接口控制器146,其中所述處理器144分別與所述多個第二儲存單元控制器142連接，所述數據接口控制器146連接所述處理器144及所述主機160。在此實施例中，所述數據接口控制器146為一串行式數據接口控制器，為SATA、USB、eSATA、PCI-e、IEEE1394的其中之一。[0037]另一方面，如圖2所示，所述主機160具有一數據接口主機控制器162用于對應連接所述數據接口控制器146,且所述數據接口主機控制器162為SATA、USB、eSATA、PCI-e、IEEE1394的其中之一，通過所述數據接口主機控制器162連接所述數據接口控制器146,使所述主機160能通過所述第二控制器140及所述多個第一控制器120對所述多個儲存單元110存取數據。[0038]以下將詳細介紹本實施例所述的數據存取系統(tǒng)100的工作方式。請參照圖3,所述第一控制器120包括多個第一儲存單元控制器122、一緩沖器124及一多任務器126,其中所述多個第一儲存單元控制器122-對一地連接所述多個儲存單元110,以及所述多任務器126連接所述多個第一儲存單元控制器122及所述緩沖器124。請進一步參考圖3,所述第二控制器140的所述第二儲存單元控制器142是通過其對應連接的一第一控制器120的多任務器126進而存取至少兩個所述儲存單元110。[0039]于本實施例中，所述多個儲存單元110為多個嵌入式多媒體內存（eMMC)，而每一所述第二儲存單元控制器142為一eMMC主機端（Host)控制器。在此實施例中，第二儲存單元控制器142與儲存單元110的傳輸是以eMMC規(guī)范為例說明，然并非限定于此。例如，此eMMC傳輸規(guī)范也可由eSD(embeddedSecureDigital)卡傳輸接口所取代，或是由eCF(embeddedCompactFlash)卡傳輸接口所取代，只要在第二儲存單元控制器142與儲存單元110之間使用相同接口即可。[0040]以下將說明第一實施例所述的第一控制器120的工作原理。如圖3所示，所述第一控制器120以一交錯（Interleave)的方式對至少兩個儲存單元110存取數據。具體來說，在此實施例中，所述第二控制器140還包括一儲存單元選擇器143,其優(yōu)選的設計但不限定將所述儲存單元選擇器143設置在第二儲存單元控制器142中，所述儲存單元選擇器143用于選擇至少兩個儲存單元110之一進行數據存取。更進一步來說，所述儲存單元選擇器143可對多任務器126發(fā)出一控制信號，而作為eMMC主機端控制器的第二儲存單元控制器142發(fā)出標準的eMMC指令，所述控制信號用于控制所述多任務器126分配所述標準的eMMC指令給哪一個第一儲存單元控制器122,來對以eMMC實現的其中一儲存單元110進行數據存取。值得注意的是，此實施例中，作為eMMC主機端控制器的第二儲存單元控制器142可具有額外的接腳以提供上述控制信號。[0041]需注意的是，本實施例所述的第一儲存單元控制器122也可為一標準的eMMC主機端控制器，用于存取以eMMC實現的單一儲存單元110。[0042]在另一實施例中，所述第二儲存單元控制器142可為一標準的eMMC主機端控制器，而不設置上述儲存單元選擇器143。詳細來說，所述第二儲存單元控制器142可發(fā)出自定義的廠商命令（vendorco_and)給第一控制器120,借著所述廠商命令控制對哪一個儲存單元110的存取，而達到一對多的目的。[0043]另一實施例中，所述第一控制器120還包括一內存單元128,所述內存單元128存有一查找表（Look-uptable，LUT)。具體而言，兩個儲存單元110被仿真為區(qū)塊裝置，如硬盤機一般。對兩個儲存單元110做數據存取前，所述查找表包括一個邏輯一實體地址對照表LUT，用以紀錄邏輯區(qū)塊地址（LogicalBlockAddress,LBA)轉換成物理區(qū)塊地址(PhysicalBlockAddress，PBA)的關系，邏輯區(qū)塊地址是檔案系統(tǒng)要求存取數據的區(qū)塊地址，物理區(qū)塊地址則是邏輯區(qū)塊地址所對應到的實際在儲存單元110的區(qū)塊地址。[0044]值得一提的是，所述儲存單元110具有一讀取/寫入單元，且所述第一控制器120內的所述緩沖器124的容量為所述讀取/寫入單元的讀取/寫入單位的整數倍。所述緩沖器124用于暫存兩個儲存單元110的讀/寫數據，以增加第一控制器120的數據處理的平行度。[0045]由圖2可知，本第一實施例所述的數據存取系統(tǒng)100利用多個一對二的第一控制器120作為連接多個儲存單元110的媒介，解決了現有技術中多個eMMC接口與多個eMMC之間需要作一對一連接而導致接腳數量過多及數據存取速度差的缺點。[0046]以下將介紹本發(fā)明的第二優(yōu)選實施例所述的數據存取系統(tǒng)。請參考圖4,本發(fā)明的第二優(yōu)選實施例所述的數據存取系統(tǒng)200的結構示意圖，所述數據存取系統(tǒng)200包括多個儲存單兀110、一第一控制器220、一第二控制器140及一主機160。[0047]如圖4所示，所述第一控制器220用以并行存取多個儲存單元110。所述第一控制器220包括多個第一儲存單元控制器122、一緩沖器124及一多任務器126,其中所述多個第一儲存單元控制器122-對一地連接所述多個儲存單元110,所述多任務器126分別連接所述多個第一儲存單元控制器122及所述緩沖器124。[0048]所述第二控制器140連接所述第一控制器220,且所述第二控制器140包括一第二儲存單元控制器142、一處理器144及一數據接口控制器146,其中所述第二儲存單元控制器142連接所述第一控制器220的多任務器126及處理器144,且所述處理器144連接所述數據接口控制器146,而所述主機160連接所述第二控制器140的數據接口控制器146,借此所述主機160能通過所述第二控制器140及所述第一控制器220存取所述多個儲存單元110。與上述第一實施例不同的是，第二實施例的第一控制器220為一對八的控制器，而第一實施例的每一第一控制器120為一對二的控制器。[0049]具體而言，所述多個儲存單元110為多個嵌入式多媒體內存（eMMC)，而所述第二儲存單元控制器142為一eMMC主機端（Host)控制器。在此實施例中，第二儲存單元控制器142與儲存單元110之間的傳輸是以eMMC規(guī)范為例說明，然并非限定于此。[0050]以下將說明第二實施例所述的第一控制器220的工作原理。如圖4所示，所述第一控制器220以一交錯（Interleave)的方式對所述多個儲存單元110存取數據。具體來說，在此實施例中，所述第二控制器140還包括一儲存單元選擇器143,其優(yōu)選設計但不限定是：所述儲存單元選擇器143設置在第二儲存單元控制器142中，用于選擇去存取多個儲存單兀110之一。同樣地，儲存單兀選擇器143可對多任務器126發(fā)出一控制信號，而作為eMMC主機端控制器的第二儲存單元控制器142用于發(fā)出標準的eMMC指令，所述控制信號用于控制多任務器126分配所述標準的eMMC指令給哪一個第一儲存單元控制器122,進而存取以eMMC實現的其中一儲存單元110。[0051]在另一實施例中，所述第二儲存單元控制器142可為一標準的eMMC主機端控制器，而不設置上述儲存單元選擇器143。詳細來說，所述第二儲存單元控制器142可發(fā)出自定義的廠商命令（vendorco_and)給第一控制器120,借著所述廠商命令控制對哪一個儲存單元110的存取，而達到一對多的目的。[0052]在另一實施例中，所述第一控制器220還包括一內存單元128,所述內存單元128存有一查找表（Lookuptable，LUT)。具體而言，多個儲存單元110被仿真為區(qū)塊裝置，如硬盤機一般。對多個儲存單元110做數據存取前，所述查找表包括一個邏輯一實體地址對照表LUT，用以紀錄邏輯區(qū)塊地址（LogicalBlockAddress,LBA)轉換成物理區(qū)塊地址(PhysicalBlockAddress，PBA)的關系，邏輯區(qū)塊地址是檔案系統(tǒng)要求存取數據的區(qū)塊地址，物理區(qū)塊地址則是邏輯區(qū)塊地址所對應到的實際在儲存單元110的區(qū)塊地址。[0053]由上可知，本第二實施例所述的數據存取系統(tǒng)200有一個一對八的第一控制器220可作為連接多個儲存單元110的媒介，解決了現有技術中一對一連接方式的缺點。[0054]以下將介紹本發(fā)明的第三優(yōu)選實施例所述的數據存取裝置，所述數據存取裝置優(yōu)選為一固態(tài)磁盤，然而，本發(fā)明并不限于此。請參考圖5,本發(fā)明的優(yōu)選實施例所述的數據存取裝置300的結構示意圖，所述數據存取裝置300包括多個儲存單元110、一第一控制器120、一第二控制器140。[0055]所述第一控制器120用以并行存取所述多個儲存單元110。所述第一控制器120包括多個第一儲存單元控制器122、一緩沖器124及一多任務器126。所述多個第一儲存單元控制器122-對一地連接所述多個儲存單元110。所述多任務器126連接所述多個第一儲存單元控制器122及所述緩沖器124。所述第二控制器140連接所述第一控制器220,且所述第二控制器140包括一第二儲存單元控制器142、一處理器144及一數據接口控制器146。其中所述第二儲存單元控制器142分別連接所述第一控制器120的多任務器126及所述處理器144;所述處理器144連接所述第二儲存單元控制器142;所述數據接口控制器146連接所述處理器144,且所述數據接口控制器146用于與外部主機連接。[0056]每一所述儲存單元110為一嵌入式內存。在此實施例中，所述嵌入式內存為一嵌入式多媒體內存（eMMC)，而所述第二儲存單元控制器142為一eMMC主機端控制器。在此實施例中，第二儲存單元控制器142與儲存單元110之間的傳輸是以eMMC規(guī)范為例說明，然并非限于此。例如，此eMMC傳輸規(guī)范也可由eSD卡傳輸接口所取代，或是由eCF卡傳輸接口所取代，只要在第二儲存單元控制器142與儲存單元110之間使用相同接口即可。[0057]以下將說明本第三實施例所述的第一控制器120的工作原理。如圖5所示，所述第一控制器120以一交錯（Interleave)的方式對所述多個儲存單元110存取數據。在此實施例中，所述第二控制器140還包括一儲存單元選擇器143,其優(yōu)選設計但不限定是：所述儲存單元選擇器143設置在第二儲存單元控制器142中，用于選擇去存取所述至少兩個儲存單元110之一。更進一步來說，儲存單元選擇器143可對多任務器126發(fā)出一控制信號，而作為eMMC主機端控制器的第二儲存單元控制器142發(fā)出標準的eMMC指令，所述控制信號用于控制多任務器126分配所述標準的eMMC指令給哪一個第一儲存單元控制器122，進而存取以eMMC實現的其中之一儲存單元110。[0058]需注意的是，本實施例所述的第一儲存單元控制器122也可為一標準的eMMC主機端控制器，用于存取以eMMC實現的單一儲存單元110。[0059]在另一實施例中，所述第二儲存單元控制器142可為一標準的eMMC主機端控制器，而不設置上述儲存單元選擇器143。詳細來說，所述第二儲存單元控制器142可發(fā)出自定義的廠商命令給第一控制器120,借著所述廠商命令控制對哪一個儲存單元110的存取，而達到一對多的目的。[0060]在另一實施例中，所述第一控制器120還包括一內存單元128,所述內存單元128存有一查找表（Lookuptable，LUT)。具體而言，多個儲存單元110被仿真為區(qū)塊裝置，如硬盤機一般。對多個儲存單元110做數據存取前，所述查找表包括一個邏輯一實體地址對照表LUT，用以紀錄邏輯區(qū)塊地址（LogicalBlockAddress,LBA)轉換成物理區(qū)塊地址(PhysicalBlockAddress，PBA)的關系，邏輯區(qū)塊地址是檔案系統(tǒng)要求存取數據的區(qū)塊地址，物理區(qū)塊地址則是邏輯區(qū)塊地址所對應到的實際在儲存單元110的區(qū)塊地址。[0061]由上可知，本實施例所述的數據存取裝置300有一個一對多的第一控制器120可作為連接多個儲存單元110的媒介，解決了現有技術中一對一連接方式的缺點。[0062]以下將介紹本發(fā)明的第四優(yōu)選實施例所述的數據存取控制器。請參考圖6,本發(fā)明第四優(yōu)選實施例所述的數據存取控制器400的結構示意圖，每一數據存取控制器400的組成相同于前述各實施例的第一控制器，即包括多個第一儲存單元控制器122、一緩沖器124及一多任務器126,其中所述多個第一儲存單元控制器122-對一地連接所述多個儲存單元110。所述多任務器126連接所述多個第一儲存單元控制器122及所述緩沖器124。每一所述數據存取控制器400適用于連接第二控制器500中的多個第二儲存單元控制器142其中之一，也即多個數據存取控制器400能對應連接相同數量的第二儲存單元控制器142，以及一主機160可通過至少一第二儲存單元控制器142及所述對應的數據存取控制器400并行存取多個儲存單元110,其中第二儲存單元控制器142的數量小于儲存單元110的數量。[0063]值得注意的是，多個第二儲存單元控制器142設置于一第二控制器500中，使得所述主機160通過所述第二控制器500及所述數據存取控制器400存取所述多個儲存單元110。實際上，所述第二控制器500即相同于上述第三實施例中的第二控制器140,其還具有一處理器及一數據接口控制器，在此不予以贅述。[0064]值得一提的是，每一所述儲存單元110具有一讀取/寫入單元，且所述數據存取控制器400內的所述緩沖器124的容量為所述讀取/寫入單元的讀取/寫入單位的整數倍。所述緩沖器124用于暫存多個儲存單元110的讀/寫數據，以增加數據存取控制器400數據處理的平行度。[0065]具體而言，所述多個儲存單元110為多個嵌入式多媒體內存（eMMC)，而每一所述第一儲存單元控制器122為一eMMC主機端控制器。在此實施例中，此傳輸接口以eMMC規(guī)范為例說明，然并非限于此。例如，此eMMC規(guī)范亦可由eSD(embeddedSecureDigital)卡傳輸接口所取代，或是由eCF(embeddedCompactFlash)卡傳輸接口所取代，只要在第一儲存單元控制器122與儲存單元110之間使用相同接口即可。需注意的是，本實施例所述的第二儲存單元控制器142也可為一標準的eMMC主機端控制器。[0066]以下將說明本實施例所述的數據存取控制器400的工作原理。在本實施例中，所述第二儲存單元控制器142可發(fā)出自定義的廠商命令（vendorcommand)給其對應的數據存取控制器400,借著所述廠商命令控制對哪一個儲存單元110的存取，而達到一對多的目的。[0067]在另一實施例中，每一所述數據存取控制器400還包括一內存單元128,所述內存單元128存有一查找表（Lookuptable，LUT)。具體而言，多個儲存單元110被仿真為區(qū)塊裝置，如硬盤機一般。對多個儲存單元110做數據存取前，所述查找表包括一個邏輯一實體地址對照表LUT，用以紀錄邏輯區(qū)塊地址（LogicalBlockAddress,LBA)轉換成物理區(qū)塊地址（PhysicalBlockAddress,PBA)的關系，邏輯區(qū)塊地址是檔案系統(tǒng)要求存取數據的區(qū)塊地址，物理區(qū)塊地址則是邏輯區(qū)塊地址所對應到的實際在儲存單元110的區(qū)塊地址。[0068]綜上所述，本實施例所述的數據存取控制器400可作為現有eMMC主機端控制器連接多個儲存單元的媒介，借此解決現有技術中一對一連接方式的缺點。[〇〇69]以上所述僅是本發(fā)明的優(yōu)選實施例，應當指出，對于本【
技術領域：
】的普通技術人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍?！緳嗬蟆?.一種數據存取系統(tǒng)，其特征在于，包括：多個儲存單兀；多個第一控制器，用以并行存取所述多個儲存單元，每一所述第一控制器包括：多個第一儲存單元控制器，一對一地連接所述多個儲存單元；一緩沖器；及一多任務器，連接所述多個第一儲存單元控制器及所述緩沖器；一第二控制器，連接所述多個第一控制器，所述第二控制器包括：多個第二儲存單元控制器，一對一地連接所述多個第一控制器；及一主機，連接所述第二控制器；其中所述主機通過所述第二控制器及所述多個第一控制器存取所述多個儲存單元。2.根據權利要求1所述的數據存取系統(tǒng)，其特征在于，每一所述第二儲存單元控制器通過對應的單一所述第一控制器存取至少兩個儲存單元。3.根據權利要求2所述的數據存取系統(tǒng)，其特征在于，所述第一控制器以一交錯的方式對所述至少兩個儲存單元存取數據。4.根據權利要求1所述的數據存取系統(tǒng)，其特征在于，所述儲存單元具有一讀取/寫入單元，且所述緩沖器的容量為所述讀取/寫入單元的讀取/寫入單位的整數倍。5.根據權利要求1所述的數據存取系統(tǒng)，其特征在于，所述多個儲存單元為多個嵌入式多媒體內存。6.根據權利要求5所述的數據存取系統(tǒng)，其特征在于，每一所述第二儲存單元控制器為一eMMC主機端控制器。7.根據權利要求2所述的數據存取系統(tǒng)，其特征在于，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述至少兩個儲存單元之一。8.根據權利要求1所述的數據存取系統(tǒng)，其特征在于，所述第一控制器還包括一內存單元，所述內存單元存有一查找表。9.根據權利要求1所述的數據存取系統(tǒng)，其特征在于，所述第二控制器還包括：一處理器，連接所述多個第二儲存單元控制器；及一數據接口控制器，連接所述處理器及所述主機。10.根據權利要求9所述的數據存取系統(tǒng)，其特征在于，所述數據接口控制器為一串行式數據接口控制器，所述串行式數據接口控制器為SATA、USB、eSATA、PCI-e、IEEE1394之ο11.一種數據存取系統(tǒng)，其特征在于，包括：多個儲存單元；一第一控制器，用以并行存取所述多個儲存單元，所述第一控制器包括：多個第一儲存單元控制器，一對一地連接所述多個儲存單元；一緩沖器；及一多任務器，連接所述多個第一儲存單元控制器及所述緩沖器；一第二控制器，連接所述第一控制器，所述第二控制器包括：一第二儲存單元控制器，連接所述第一控制器；一主機，連接所述第二控制器；其中所述主機通過所述第二控制器及所述第一控制器存取所述多個儲存單元。12.根據權利要求11所述的數據存取系統(tǒng)，其特征在于，所述多個儲存單元為多個嵌入式多媒體內存。13.根據權利要求12所述的數據存取系統(tǒng)，其特征在于，所述第二儲存單元控制器為一eMMC主機端控制器。14.根據權利要求11所述的數據存取系統(tǒng)，其特征在于，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述多個儲存單元之一。15.根據權利要求11所述的數據存取系統(tǒng)，其特征在于，所述第一控制器還包括一內存單元，所述內存單元存有一查找表。16.-種數據存取裝置，其特征在于，包括：多個儲存單元；一第一控制器，用以并行存取所述多個儲存單元，所述第一控制器包括：多個第一儲存單元控制器，一對一地連接所述多個儲存單元；一緩沖器；及一多任務器，連接所述多個第一儲存單元控制器及所述緩沖器；及一第二控制器，連接所述第一控制器，所述第二控制器包括：一第二儲存單元控制器，連接所述第一控制器；一處理器，連接所述第二儲存單元控制器；及一數據接口控制器，連接所述處理器。17.根據權利要求16所述的數據存取裝置，其特征在于，每一所述儲存單元為一嵌入式內存。18.根據權利要求17所述的數據存取裝置，其特征在于，所述嵌入式內存為一嵌入式多媒體內存。19.根據權利要求18所述的數據存取裝置，其特征在于，所述第二儲存單元控制器為一eMMC主機端控制器。20.根據權利要求16所述的數據存取裝置，其特征在于，所述第二控制器還包括一儲存單元選擇器，用于選擇去存取所述多個儲存單元之一。21.根據權利要求16所述的數據存取裝置，其特征在于，所述第一控制器還包括一內存單元，所述內存單元存有一查找表。22.-種數據存取控制器，用于并行存取多個儲存單元并連接另一控制器，其特征在于，所述數據存取控制器包括：多個第一儲存單元控制器，一對一地連接所述多個儲存單元；一緩沖器；及一多任務器，連接所述多個第一儲存單元控制器及所述緩沖器。23.根據權利要求22所述的數據存取控制器，其中所述儲存單元具有一讀取/寫入單元，且所述緩沖器的容量為所述讀取/寫入單元的讀取/寫入單位的整數倍。24.根據權利要求22所述的數據存取控制器，其特征在于，每一所述第一儲存單元控制器為一eMMC主機端控制器。25.根據權利要求22所述的數據存取控制器，其特征在于，還包括一內存單元，所述內存單元存有一查找表。26.根據權利要求22所述的數據存取控制器，其特征在于，所述另一控制器具有至少一第二儲存單元控制器用于連接所述多任務器，且所述第二儲存單元控制器的數量小于所述個儲存單元的數量?！疚臋n編號】G06F12/02GK104111801SQ201310370416【公開日】2014年10月22日申請日期:2013年8月23日優(yōu)先權日:2013年4月19日【發(fā)明者】許裕仁申請人:創(chuàng)惟科技股份有限公司