專利名稱：可編程刀片服務(wù)器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于刀片服務(wù)器領(lǐng)域，具體是一種可編程刀片服務(wù)器結(jié)構(gòu)。
背景技術(shù)：
目前的刀片服務(wù)器的基本都是基于固定邏輯芯片設(shè)計的，設(shè)計制造完成后，其硬件邏輯功能保持不變，其背板僅有數(shù)據(jù)交換或信號通道功能。另外目前已有的刀片服務(wù)器內(nèi)的協(xié)議交換是不能隨意改變的，擴(kuò)展性和靈活性有限。而且傳統(tǒng)刀片服務(wù)器的網(wǎng)絡(luò)接口、SAN光纖通訊、Inf iniband通訊以及FC接口，都需要在服務(wù)器刀片上有相應(yīng)的接口卡，外部需要相應(yīng)協(xié)議的交換機(jī)，系統(tǒng)復(fù)雜，成本高，可靠性不高。

實用新型內(nèi)容為了解決上述技術(shù)問題，本實用新型提供了一種可編程刀片服務(wù)器結(jié)構(gòu)。一種可編程刀片服務(wù)器結(jié)構(gòu)，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發(fā)通道連接FPGA的高速收發(fā)器，其中主端點通道連接到FPGA的cvp配置功能指定的通道，F(xiàn)PGA內(nèi)通過若干個PCIE端點IP核按對應(yīng)的PCIE插槽分別與對應(yīng)的設(shè)備端點連接，設(shè)備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIEIO接口連接。
所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述處理器刀片中的主處理器刀片設(shè)置有用于遠(yuǎn)程更新的前面板網(wǎng)絡(luò)接口。所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述PCIE IO接口通過高速收發(fā)通道與以太網(wǎng)SFP光接口連接，所述設(shè)備端點連接FPGA內(nèi)的以太網(wǎng)MAC，以太網(wǎng)MAC連接PCS, PCS 連接 PMA。所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述設(shè)備端點連接FPGA內(nèi)的以太網(wǎng)MAC，以太網(wǎng)MAC與以太網(wǎng)協(xié)議交換邏輯連接，以太網(wǎng)協(xié)議交換邏輯通過FPGA邏輯實現(xiàn)協(xié)議交換。所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述設(shè)備端點連接FPGA內(nèi)的SATA MAC, SATA MAC連接PCS，PCS連接PMA，所述PCIE IO接口通過高速收發(fā)通道與SATA接口連接。所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述處理器刀片之間通過設(shè)備端點的BAR寄存器的讀寫訪問實現(xiàn)FIFO高速互聯(lián)通信。所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于每個處理器刀片分配一個DMA地址，其中主處理器刀片的端點設(shè)備可以控制地址映射讀寫控制模塊，通過中斷控制模塊發(fā)起對其他處理器的中斷。本發(fā)明的可編程刀片服務(wù)器結(jié)構(gòu)，在背板中使用Altera公司Stratix V(或Arria V或Cyclone V)FPGA作為背板核心芯片，使用了三級靈活性創(chuàng)新處理,第一個靈活性處理是:特定的組合了 1、FPGA動態(tài)重配置cvp功能，2、FPGA PCIE配置通道設(shè)計為主通道結(jié)構(gòu)，3、FPGA PCIE端點設(shè)備的可編程性、4、帶網(wǎng)絡(luò)連接和配置FPGA功能的主刀片，連接支持各種不同外設(shè)，未來需要的外設(shè)可通過主處理器刀片網(wǎng)絡(luò)實時動態(tài)更新到本發(fā)明結(jié)構(gòu)中，使本結(jié)構(gòu)支持遠(yuǎn)程網(wǎng)絡(luò)軟件定義的硬件邏輯更新，使這種結(jié)構(gòu)適應(yīng)硬件可定制服務(wù)器中應(yīng)用。結(jié)構(gòu)第二個靈活性處理是在背板PCIE插槽后聯(lián)入FPGA，將PCIE設(shè)備邏輯在FPGA 中實現(xiàn)，利用FPGA設(shè)備邏輯的可編程性，只要提供邏輯編程后的FPGA協(xié)議處理模塊就可以實現(xiàn)應(yīng)用需要的任何數(shù)字交換協(xié)議，不限定某一特定的協(xié)議，結(jié)構(gòu)的第三個靈活性處理是將輸出接口部分通過相同的PCIE插槽連接IO刀片，使輸出接口適應(yīng)各種不同需求，因此本結(jié)構(gòu)具有目前刀片服務(wù)器結(jié)構(gòu)無法比擬的PCIe設(shè)備擴(kuò)展性和處理協(xié)議靈活性。同時該結(jié)構(gòu)還能利用FPGA器件的邏輯互通提供服務(wù)器刀片之間的高速數(shù)據(jù)交換功能、高性能群集計算功能。本結(jié)構(gòu)中擴(kuò)展連接設(shè)備在FPGA內(nèi)實現(xiàn)，服務(wù)器內(nèi)刀片之間的協(xié)議交換同樣在 FPGA內(nèi)實現(xiàn)，省去了接口卡和交換機(jī)投入，降低了系統(tǒng)成本和復(fù)雜性。芯片內(nèi)邏輯連接代替了外部線纜的物理接插連接減少，提高了系統(tǒng)可靠性。本結(jié)構(gòu)的連接方式使不同服務(wù)器刀片的PCIE外設(shè)處于相同F(xiàn)PGA內(nèi)，使得服務(wù)器刀片之間的管道數(shù)據(jù)通信不再需要復(fù)雜的協(xié)議，能有效提高數(shù)據(jù)通訊的效率。該結(jié)構(gòu)讓不同Pcie域空間的設(shè)備處于同一 FPGA邏輯芯片內(nèi)，能提供刀片主機(jī)之間的高速通信。結(jié)構(gòu)支持FPGA內(nèi)實現(xiàn)Pcie-Pcie不透明橋邏輯功能，支持刀片服務(wù)器間內(nèi)存相互訪問。


[0012]圖1是本實用新型的可編程刀片服務(wù)器的物理結(jié)構(gòu)圖；[0013]圖2是本實用新型的可編程刀片服務(wù)器的FPGA邏輯結(jié)構(gòu)圖；[0014]圖3是本實用新型的可 編程刀片服務(wù)器的主處理器刀片結(jié)構(gòu)；[0015]圖4是本實用新型的可編程刀片服務(wù)器的FPGA內(nèi)擴(kuò)展千兆/萬兆SFP光接口以太網(wǎng)邏輯結(jié)構(gòu)示意圖；[0016]圖5是本實用新型的可編程刀片服務(wù)器的千兆/萬兆SFP光接口 IO刀片示意圖；[0017]圖6是本實用新型的可編程刀片服務(wù)器的以太網(wǎng)協(xié)議交換示意圖；[0018]圖7是本實用新型的可編程刀片服務(wù)器的FPGA內(nèi)擴(kuò)展SATA存儲邏輯示意圖；[0019]圖8是本實用新型的可編程刀片服務(wù)器的SATA存儲IO刀片示意圖；[0020]圖9是本實用新型的可編程刀片服務(wù)器的FPGA內(nèi)處理器刀片設(shè)備間FIFO通訊示意圖；[0021]圖10是本實用新型的可編程刀片服務(wù)器的高性能群集計算功能示意圖；[0022]圖中，I一背板；2—FPGA ;3—主通道；4一PCIE接口 ；5—主處理器刀片；6—處理器刀片；7—設(shè)備刀片；8 — IO刀片；9一存儲刀片；10—處理器刀片A ;11—處理器刀片B ； 12—主端點；13 — EP ; 14—地址映射和讀寫控制邏輯；15—可編程邏輯模塊；16 — PCIE IO 接口 ；17—內(nèi)存條；18—CPU ； 19—BIOS ；[0023]20—RJ45 ;21—根復(fù)合體；22—網(wǎng)絡(luò)；23—硬盤；24—處理器刀片C ；25以太網(wǎng) MAC ；26—PCS ；27—PMA ；28—SFP 接口 ；29—SATA MAC ；30—SATA 接口 硬盤；31—SATA 接口 ；32—EP A ；33—EP B ;34 — EP C ;35 — FIFO A->B ;36 — FIFO B->A ;37—從處理器刀片 A ;38—從處理器刀片B ;39 — DMA地址；40—中斷控制模塊；41 一以太網(wǎng)邏輯交換協(xié)議。
具體實施方式

以下結(jié)合附圖對本實用新型進(jìn)行詳細(xì)說明。圖1圖2所示分別是本實用新型的可編程刀片服務(wù)器的物理結(jié)構(gòu)圖和FPGA邏輯結(jié)構(gòu)圖，處理器刀片分別插到背板PCIE插槽，每個PCIE插槽的收發(fā)通道連接到FPGA的高速收發(fā)器，其中主端點通道連接到Altera FPGA cvp配置功能指定的通道，F(xiàn)PGA內(nèi)使用PCIE端點IP CORE按對應(yīng)的插槽實例化多個端點設(shè)備，端點設(shè)備連接到可編成邏輯模塊部分，這部分按實際需求進(jìn)行設(shè)備邏輯編程，可實現(xiàn)任何數(shù)字交換協(xié)議。因為這些端點以上述物理和邏輯結(jié)構(gòu)被組合到FPGA內(nèi)，所以不同處理器刀片之間具有了高速通信基礎(chǔ)。在后續(xù)說明中針對不同應(yīng)用示例說明。Cvp (Configuration via Protocol)配置方式是 Altera 公司 28nm FPGA 器件提供的通過Pcie端口的FPGA配置方式。EP是PCIE設(shè)備端點(End point)Pcie 10接口和處理器刀片連接的插槽完全一致，但插槽上高速收發(fā)信號作為設(shè)備擴(kuò)展使用。如圖3所示是本實用新型的可編程刀片服務(wù)器的主處理器刀片結(jié)構(gòu)，主處理器刀片具有前面板網(wǎng)絡(luò)接口 RJ45，用于遠(yuǎn)程更新。實施例1刀片服務(wù)器千兆/萬兆以太網(wǎng)擴(kuò)展如圖4和圖5所示。圖中借用PCIE接口中的高速收發(fā)通道連接SFP擴(kuò)展刀片。PCS是FPGA內(nèi)高速收發(fā)器物理編碼層，PMA是FPGA內(nèi)高速收發(fā)器媒體附加層。
實施例2刀片服務(wù)器內(nèi)協(xié)議交換FPGA內(nèi)可編程邏輯部分可以實現(xiàn)任何數(shù)字交換協(xié)議，以圖6中的以太網(wǎng)協(xié)議交換為例，圖中各刀片服務(wù)器端點邏輯和以太網(wǎng)MAC實現(xiàn)了以太網(wǎng)接口卡功能。以太網(wǎng)協(xié)議交換邏輯通過FPGA邏輯實現(xiàn)協(xié)議交換。實施例3刀片服務(wù)器存儲擴(kuò)展如圖7和圖8所示，圖中EP是PCIE設(shè)備端點(End point), PCS是FPGA內(nèi)高速收發(fā)器物理編碼層。PM是FPGA內(nèi)高速收發(fā)器媒體附加層。PCIE接口中4個高速通道分別作為4路SATA接口的收發(fā)通道，在FPGA內(nèi)實現(xiàn)存儲擴(kuò)展，并連接到一個PCIE接口設(shè)備邏輯上。實施例4刀片服務(wù)器高速互聯(lián)通信如圖9所示，以FPGA內(nèi)處理器刀片設(shè)備間FIFO通訊為例示意服務(wù)器之間高速通信，實際應(yīng)用中我們可以使用更復(fù)雜的內(nèi)存共享模塊和中斷實現(xiàn)大數(shù)據(jù)直接DMA操作。圖中刀片處理器A通過EP A的BAR寄存器寫訪問FIFO A_>B的輸入數(shù)據(jù)口。刀片處理器B通過EP B的BAR寄存器讀訪問FIFO A_>B的輸出數(shù)據(jù)口。同理:刀片處理器B通過EP B的BAR寄存器寫訪問FIFO B->A的輸入數(shù)據(jù)口。刀片處理器A通過EP A的BAR寄存器讀訪問FIFO B->A的輸出數(shù)據(jù)口。[0046]通過上述fpga邏輯實現(xiàn)了一個高速數(shù)據(jù)通道。[0047]實施例5[0048]高性能群集計算功能[0049]如圖10所示，在FPGA內(nèi)設(shè)立一個PCIE插槽的刀片處理器作為主系統(tǒng)，在圖中中間的為主處理器刀片。[0050]實現(xiàn)過程如下:[0051]1.FPGA內(nèi)在實現(xiàn)EP端點設(shè)備時設(shè)定BAR(Tl為管理寄存器空間，設(shè)備初始化時每個處理器刀片分配一塊大小為DMA_SIZE的DMA內(nèi)存空間，并將物理地址通過BARO寫入設(shè)備寄存器空間中的DMA地址寄存器中。[0052]2.FPGA內(nèi)在實現(xiàn)EP端點設(shè)備時設(shè)定BAR2 3為映射的大小為N *DMA_SIZE的共享數(shù)據(jù)存儲空間，其中N為刀片服務(wù)器數(shù)量。主處理器通過BAR2、地址映射和讀寫控制邏輯訪問所有刀片服務(wù)器的DMA內(nèi)存空間。[0053]3.主控處理器刀片EP端點設(shè)備能控制地址映射內(nèi)存讀寫模塊，通過中斷控制模塊發(fā)起對其他處理器的中斷。[0054]4.工作時從處理器處于等待中斷模式，主處理器刀片將處理數(shù)據(jù)DMA寫入從處理器內(nèi)存空間中，然后觸發(fā)從處理器中斷，從處理器進(jìn)入處理，處理完成后通過BARO設(shè)置處理狀態(tài)寄存器。主處理器讀取控制狀態(tài)，并從從處理器DMA內(nèi)存空間取回處理結(jié)果。[0055]因為FPGA內(nèi)邏輯是可編程的，所以上述實現(xiàn)只是方法之一。[0056]以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均包含在本實用新型的 保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種可編程刀片服務(wù)器結(jié)構(gòu)，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發(fā)通道連接FPGA的高速收發(fā)器，其中主端點通道連接到 FPGA的cvp配置功能指定的通道，F(xiàn)PGA內(nèi)通過若干個PCIE端點IP核按對應(yīng)的PCIE插槽分別與對應(yīng)的設(shè)備端點連接，設(shè)備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIE IO 接口連接。
2.如權(quán)利要求1所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述處理器刀片中的主處理器刀片設(shè)置有用于遠(yuǎn)程更新的前面板網(wǎng)絡(luò)接口。
3.如權(quán)利要求1所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述PCIEIO接口通過高速收發(fā)通道與以太網(wǎng)SFP光接口連接，所述設(shè)備端點連接FPGA內(nèi)的以太網(wǎng)MAC，以太網(wǎng) MAC 連接 PCS，PCS 連接 PMA。
4.如權(quán)利要求1所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述設(shè)備端點連接 FPGA內(nèi)的以太網(wǎng)MAC，以太網(wǎng)MAC與以太網(wǎng)協(xié)議交換邏輯連接，以太網(wǎng)協(xié)議交換邏輯通過 FPGA邏輯實現(xiàn)協(xié)議交換。
5.如權(quán)利要求1所述的一種可編程刀片服務(wù)器結(jié)構(gòu)，其特征在于所述設(shè)備端點連接 FPGA內(nèi)的SATA MAC, SATA MAC連接PCS，PCS連接PMA，所 述PCIE IO接口通過高速收發(fā)通道與SATA接口連接。
專利摘要本實用新型提供了一種可編程刀片服務(wù)器結(jié)構(gòu)，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發(fā)通道連接FPGA的高速收發(fā)器，其中主端點通道連接到cvp配置功能指定的通道，F(xiàn)PGA內(nèi)通過若干個PCIE端點IP核按對應(yīng)的PCIE插槽分別與對應(yīng)的設(shè)備端點連接，設(shè)備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIEIO接口連接。本實用新型具有目前刀片服務(wù)器結(jié)構(gòu)無法比擬的設(shè)備擴(kuò)展性和靈活性。
文檔編號G06F13/32GK203149556SQ20132006885
公開日2013年8月21日 申請日期2013年2月6日 優(yōu)先權(quán)日2013年2月6日
發(fā)明者柳軍勝 申請人:杭州海萊電子科技有限公司