一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，包括數(shù)據(jù)信號(hào)輸入端、DSP數(shù)字信號(hào)處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)信號(hào)輸出端，所述的DSP數(shù)字信號(hào)處理器設(shè)置在數(shù)據(jù)信號(hào)輸入端和數(shù)據(jù)信號(hào)輸出端之間，所述的PXI控制器設(shè)置在DSP數(shù)字信號(hào)處理器和數(shù)據(jù)信號(hào)輸出端之間，所述的數(shù)據(jù)存儲(chǔ)模塊與DSP數(shù)字信號(hào)處理器相連接，所述的數(shù)據(jù)信號(hào)輸入端、供電電源、PXI總線和PXI控制器依次連接；通過(guò)多通道數(shù)據(jù)實(shí)時(shí)傳輸與處理技術(shù)的創(chuàng)新：采用最先進(jìn)的PXI總線技術(shù)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸，運(yùn)用最新的DSP芯片加FPGA組合構(gòu)成信號(hào)采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識(shí)別數(shù)據(jù)信號(hào)的安全性，可以將不安全的數(shù)據(jù)隔離，實(shí)現(xiàn)安全高速傳輸。
【專利說(shuō)明】一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)。
【背景技術(shù)】
[0002]目前，傳統(tǒng)的系統(tǒng)結(jié)構(gòu)如485通訊方式、PCI采集板卡加計(jì)算機(jī)的方式(傳輸速度慢、采用分時(shí)處理方式進(jìn)行數(shù)據(jù)交換)不能滿足現(xiàn)代社會(huì)高速、同步和高精度的要求，本項(xiàng)目系統(tǒng)研發(fā)目標(biāo)是實(shí)現(xiàn)多通道高速、同步和高精度采集與分析功能，所以系統(tǒng)設(shè)計(jì)對(duì)多通道數(shù)據(jù)傳輸與交換速度有很高要求；本研究采用目前世界是最快的儀器總線技術(shù)PXI總線完成，PXI總線技術(shù)相比先前的GPIB (通用接口總結(jié))總線和VXI總線速度更快、穩(wěn)定性更好，這里可簡(jiǎn)單說(shuō)說(shuō)，像GPIB總線一般最多只能做到500k/s的速度，現(xiàn)在基本上已經(jīng)退出市場(chǎng)了 ；VXI總線技術(shù)相對(duì)成熟，傳輸速度最高能達(dá)到40M/s ^SPXI總線技術(shù)更快，傳輸速度最高能達(dá)到132M/S，另外PXI總線是以Compact PCI為基礎(chǔ)的，就是大家熟知PCI總線，所以它兼有PCI總線的良好的兼容性、可擴(kuò)展性等優(yōu)點(diǎn)，成為目前儀器總線技術(shù)的發(fā)展方向。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種傳輸速度快，安全性能高，穩(wěn)定性好的多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)。
[0004]為解決上述技術(shù)方案，本實(shí)用新型采用如下技術(shù)方案:
[0005]本實(shí)用新型的一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，包括數(shù)據(jù)信號(hào)輸入端、DSP數(shù)字信號(hào)處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)信號(hào)輸出端，所述的DSP數(shù)字信號(hào)處理器設(shè)置在數(shù)據(jù)信號(hào)輸入端和數(shù)據(jù)信號(hào)輸出端之間，所述的PXI控制器設(shè)置在DSP數(shù)字信號(hào)處理器和數(shù)據(jù)信號(hào)輸出端之間，所述的數(shù)據(jù)存儲(chǔ)模塊與DSP數(shù)字信號(hào)處理器相連接，所述的數(shù)據(jù)信號(hào)輸入端、供電電源、PXI總線和PXI控制器依次連接。
[0006]作為優(yōu)選的技術(shù)方案，所述的DSP數(shù)字信號(hào)處理器內(nèi)設(shè)置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號(hào)輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號(hào)輸出端依次串聯(lián)。
[0007]作為優(yōu)選的技術(shù)方案，所述的數(shù)據(jù)采集模塊與PXI控制器之間連接有數(shù)據(jù)檢測(cè)裝置，所述的數(shù)據(jù)檢測(cè)裝置包括數(shù)據(jù)檢測(cè)模塊、微處理器和報(bào)警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測(cè)模塊、微處理器、報(bào)警裝置和PXI控制器依次串聯(lián)。
[0008]作為優(yōu)選的技術(shù)方案，所述的數(shù)據(jù)存儲(chǔ)模塊包括本地安全存儲(chǔ)器和本地危險(xiǎn)存儲(chǔ)器。
[0009]本實(shí)用新型多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)的有益效果是:通過(guò)多通道數(shù)據(jù)實(shí)時(shí)傳輸與處理技術(shù)的創(chuàng)新:采 用最先進(jìn)的PXI總線技術(shù)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸，運(yùn)用最新的DSP芯片加FPGA組合構(gòu)成信號(hào)采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識(shí)別數(shù)據(jù)信號(hào)的安全性，可以將不安全的數(shù)據(jù)隔離，儲(chǔ)存于本地危險(xiǎn)存儲(chǔ)器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲(chǔ)存于本地安全存儲(chǔ)器內(nèi)，實(shí)現(xiàn)數(shù)據(jù)安全、穩(wěn)定、高速傳輸。
【專利附圖】

【附圖說(shuō)明】
[0010]為了易于說(shuō)明，本實(shí)用新型由下述的具體實(shí)施例及附圖作以詳細(xì)描述。
[0011]圖1為本實(shí)用新型多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)的整體結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行詳細(xì)闡述，以使本實(shí)用新型的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本實(shí)用新型的保護(hù)范圍做出更為清楚明確的界定。
[0013]請(qǐng)參閱圖1所示，本實(shí)用新型的一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，包括數(shù)據(jù)信號(hào)輸入端、DSP數(shù)字信號(hào)處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)信號(hào)輸出端，所述的DSP數(shù)字信號(hào)處理器設(shè)置在數(shù)據(jù)信號(hào)輸入端和數(shù)據(jù)信號(hào)輸出端之間，所述的PXI控制器設(shè)置在DSP數(shù)字信號(hào)處理器和數(shù)據(jù)信號(hào)輸出端之間，所述的數(shù)據(jù)存儲(chǔ)模塊與DSP數(shù)字信號(hào)處理器相連接，所述的數(shù)據(jù)信號(hào)輸入端、供電電源、PXI總線和PXI控制器依次連接。
[0014]所述的DSP數(shù)字信號(hào)處理器內(nèi)設(shè)置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號(hào)輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號(hào)輸出端依次串聯(lián)。
[0015]所述的數(shù)據(jù)采集模塊與PXI控制器之間連接有數(shù)據(jù)檢測(cè)裝置，所述的數(shù)據(jù)檢測(cè)裝置包括數(shù)據(jù)檢測(cè)模塊、微處理器和報(bào)警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測(cè)模塊、微處理器、報(bào)警裝置和PXI控制器依次串聯(lián)，所述的傳輸數(shù)據(jù)經(jīng)過(guò)數(shù)據(jù)檢測(cè)模塊判斷處理，再通過(guò)微處理器檢測(cè)分析，最后通過(guò)PXI控制器執(zhí)行操作，并且將安全數(shù)據(jù)傳輸出去。
[0016]所述的數(shù)據(jù)存儲(chǔ)模塊包括本地安全存儲(chǔ)器和本地危險(xiǎn)存儲(chǔ)器，通過(guò)數(shù)據(jù)檢測(cè)裝置檢測(cè)傳輸?shù)臄?shù)據(jù)是否安全，如果傳輸?shù)臄?shù)據(jù)具有危險(xiǎn)性，則由PXI控制器控制，將不安全的數(shù)據(jù)隔離，儲(chǔ)存于本地危險(xiǎn)存儲(chǔ)器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲(chǔ)存于本地安全存儲(chǔ)器內(nèi)，報(bào)警裝置則起到了報(bào)警提示作用。
[0017]本實(shí)用新型多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)的有益效果是:通過(guò)多通道數(shù)據(jù)實(shí)時(shí)傳輸與處理技術(shù)的創(chuàng)新:采用最先進(jìn)的PXI總線技術(shù)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸，運(yùn)用最新的DSP芯片加FPGA組合構(gòu)成信號(hào)采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識(shí)別數(shù)據(jù)信號(hào)的安全性，可以將不安全的數(shù)據(jù)隔離，儲(chǔ)存于本地危險(xiǎn)存儲(chǔ)器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲(chǔ)存于本地安全存儲(chǔ)器內(nèi)，實(shí)現(xiàn)數(shù)據(jù)安全、穩(wěn)定、高速傳輸。
[0018]以上所述，僅為本實(shí)用新型的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何不經(jīng)過(guò)創(chuàng)造性勞動(dòng)想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)該以權(quán)利要求書所限定的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，其特征在于:包括數(shù)據(jù)信號(hào)輸入端、DSP數(shù)字信號(hào)處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)信號(hào)輸出端，所述的DSP數(shù)字信號(hào)處理器設(shè)置在數(shù)據(jù)信號(hào)輸入端和數(shù)據(jù)信號(hào)輸出端之間，所述的PXI控制器設(shè)置在DSP數(shù)字信號(hào)處理器和數(shù)據(jù)信號(hào)輸出端之間，所述的數(shù)據(jù)存儲(chǔ)模塊與DSP數(shù)字信號(hào)處理器相連接，所述的數(shù)據(jù)信號(hào)輸入端、供電電源、PXI總線和PXI控制器依次連接。
2.根據(jù)權(quán)利要求1所述的多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，其特征在于:所述的DSP數(shù)字信號(hào)處理器內(nèi)設(shè)置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號(hào)輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號(hào)輸出端依次串聯(lián)。
3.根據(jù)權(quán)利要求1或2所述的多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，其特征在于:所述的數(shù)據(jù)采集模塊與PXi控制器之間連接有數(shù)據(jù)檢測(cè)裝置，所述的數(shù)據(jù)檢測(cè)裝置包括數(shù)據(jù)檢測(cè)模塊、微處理器和報(bào)警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測(cè)模塊、微處理器、報(bào)警裝置和PXI控制器依次串聯(lián)。
4.根據(jù)權(quán)利要求1所述的多通道數(shù)據(jù)控制系統(tǒng)結(jié)構(gòu)，其特征在于:所述的數(shù)據(jù)存儲(chǔ)模塊包括本地安全存儲(chǔ)器和本地危險(xiǎn)存儲(chǔ)器。
【文檔編號(hào)】G06F17/40GK203502963SQ201320646653
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年10月21日 優(yōu)先權(quán)日:2013年10月21日
【發(fā)明者】俞冬麗, 胡新華, 鄭漢卿 申請(qǐng)人:金華職業(yè)技術(shù)學(xué)院