自供電微機保護裝置微處理器管理電路的制作方法
【專利摘要】一種自供電微機保護裝置微處理器管理電路，包括看門狗電路、電源監(jiān)測復位電路，還有邏輯使能電路與所述看門狗電路和所述電源監(jiān)測復位電路的輸出端分別連接，當所述電源監(jiān)測復位電路輸出電源有效信號并且所述看門狗電路輸出復位信號時，才輸出微處理器復位信號；避免外部電源上電和失電過程產(chǎn)生的復位誤動作，及使用通用看門狗電路在電源上電后由于一段延時復位造成的復位誤動作問題，所述電源監(jiān)測復位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號，實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，降低功耗。
【專利說明】自供電微機保護裝置微處理器管理電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種微處理器復位電路，具體地說是一種自供電微機保護裝置微處理器管理電路。
【背景技術(shù)】
[0002]電力系統(tǒng)微機保護裝置，采用嵌入式微處理器技術(shù)，對開關(guān)柜設(shè)備中線路電壓電流檢測和斷路器控制、故障判斷、實現(xiàn)故障動作和告警等功能，是電力系統(tǒng)輸配電安全可靠運行的重要設(shè)備；近幾年環(huán)網(wǎng)柜的大量使用，對微機保護裝置的需求不斷增加，推動了自供電微機保護裝置的發(fā)展。所謂自供電微機保護裝置無需外部專用電源，而通過其接入的電流互感器其中一組具有一定供電功率的繞組來實現(xiàn)取電，自供電微機保護裝置通過取電互感器，在一次系統(tǒng)有負載電流的情況下，感應出用于供電的電流，實現(xiàn)保護裝置的供電，維持微機保護裝置的運行實現(xiàn)電力一次系統(tǒng)的保護和控制。
[0003]由于線路一次側(cè)電流隨負載波動，其供電不穩(wěn)定，特別是線路檢修負載切除時，自供電微機保護裝置就無法獲取外部電源，而使微機保護裝置微處理器失電無法運行；為了使得微處理器快速響應外部故障實現(xiàn)實時監(jiān)測功能，必須使微處理器保持運行，不能因外部供電間斷而使得微處理器頻繁啟動。當一次線路突然來電，因微處理器重新啟動時間長，而無法及時監(jiān)測保護，錯過保護動作時機。
[0004]因此自供電微機保護裝置的微處理器必須采用電池備份供電運行方式，微處理器在完成一次啟動后，由電池備份運行。當外部電源有電時，保護裝置由外部電源供電，當外部電源失電后，外圍電路失去供電。微處理器通過電池供電，保持運行。當一次系統(tǒng)重新來電時，微處理器無需重新啟動而能快速投入監(jiān)測和保護狀態(tài)。
[0005]電力系統(tǒng)高可靠性要求使得微機保護裝置的微處理器需要采用外部的完全自主的看門狗電路實現(xiàn)微機保護裝置防死機的要求。如中國發(fā)明專利CN101281414B、名稱為《一種可控的看門狗復位系統(tǒng)》中公布了一種可控的看門狗復位系統(tǒng)，包括看門狗電路和微處理器，以及為看門狗電路和微處理器供電的系統(tǒng)電源，所述看門狗電路與微處理器之間連接一隔離電路，當系統(tǒng)電源正常供電時，隔離電路將看門狗電路復位腳的復位信號傳遞至微處理器復位端，并將微處理器I/O腳的喂狗信號傳遞至看門狗電路喂狗腳；當系統(tǒng)電源斷電時，所述隔離電路截止，切斷看門狗電路與微處理器之間的聯(lián)系。其效果為降低了系統(tǒng)功耗，提高了電池的使用壽命，同時杜絕了看門狗電路誤工作引發(fā)的系統(tǒng)復位問題，大大地提高了系統(tǒng)的可靠性。
[0006]但是該方案中Vcc啟動三極管Q2的門限電壓只要2V以上即可，而正常Vcc供電電壓為5V，ADM705電壓監(jiān)控的門限為4.65V，因此該電路在工作時存在幾個誤動作的情況:
(I)外部電源Vcc在加電或掉電過程中出現(xiàn)誤動作:Vcc在加電過程和掉電過程中，其電壓在低于ADM705門限電壓(4.65V)但高于足以打開上述三極管Q2電壓的區(qū)間內(nèi)。此時，因Vcc未達到看門狗芯片ADM705門限電壓，復位輸出RESET為低電平。同時Vcc足以向三極管Q2基極注入電流，將三極管導通，因此三極管Q2的集電極會被RESET拉低，也就是將接上拉電阻R12的復位端變?yōu)榈碗娖?，產(chǎn)生復位信號，如果該狀態(tài)持續(xù)時間夠長，會造成微處理器誤啟動。(2)在外部電源上電后，Vcc電壓達到ADM705門限電壓4.65V要求，仍會出現(xiàn)復位誤動作:在Vcc電壓達到ADM705監(jiān)測電壓門限后，Vcc已經(jīng)符合運行要求，此時根據(jù)ADM705上電時序圖可知，在Vcc達到門限電壓4.65V后，復位RESET信號仍需要經(jīng)過tKS(200ms)的延時后，才變?yōu)楦唠娖?。因此，上述電路將?I)中描述產(chǎn)生的復位誤動作后繼續(xù)產(chǎn)生200mS的復位誤動作信號。

【發(fā)明內(nèi)容】

[0007]為此，本發(fā)明解決現(xiàn)有技術(shù)中只實現(xiàn)了外部電源Vcc有電時復位投入，Vcc無電時復位隔離退出功能，存在外部電源Vcc在上電過程和失電過程中復位誤動作的問題，從而提供一種在上電和失電過程中也不會出現(xiàn)誤動作，真正實現(xiàn)了看門狗復位的可靠應用的微處理器管理電路。
[0008]為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案實現(xiàn):
[0009]一種自供電微機保護裝置微處理器管理電路，
[0010]包括看門狗電路，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號觸發(fā)看門狗計時器清零，在所述看門狗計時器超時，輸出復位信號；
[0011]還包括:電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗電路和微處理器連接，當外部電源達到閾值時，輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號；
[0012]邏輯使能電路，與所述看門狗電路和所述電源監(jiān)測復位電路的輸出端分別連接，當所述電源監(jiān)測復位電路輸出電源有效信號并且所述看門狗電路輸出復位信號時，才輸出微處理器復位信號。
[0013]優(yōu)選的所述看門狗電路為脈沖式輸出的看門狗電路。
[0014]優(yōu)選的所述看門狗電路包括反饋回路和看門狗計時器，所述反饋回路的輸入端與所述看門狗計時器的輸出端連接，所述反饋回路的輸出端與所述電源監(jiān)測復位電路連接。
[0015]優(yōu)選的所述邏輯使能電路包括限流電阻R12、邏輯三極管Q11，所述邏輯三極管Qll為NPN型晶體三極管，所述邏輯三極管Qll的發(fā)射極與所述看門狗計時器的輸出端連接，所述邏輯三極管Qll的基極通過限流電阻R12與所述電源監(jiān)測復位電路的輸出端連接，所述邏輯三極管Qll的集電極與微處理器復位輸入端連接。
[0016]優(yōu)選的所述邏輯使能電路包括開關(guān)電路和輸出電路，所述開關(guān)電路與輸出電路、所述看門狗計時器的輸出端和所述電源監(jiān)測復位電路的輸出端分別連接，所述輸出電路與微處理器復位輸入端連接。
[0017]優(yōu)選的所述輸出電路為集電極開路輸出電路或漏極開路輸出電路。
[0018]優(yōu)選的所述開關(guān)電路包括三極管Q1，所述三極管Ql為P溝道場效應三極管，所述三極管Ql的門極通過電阻R2與所述看門狗計時器的輸出端連接，所述三極管Ql的源極與所述電源監(jiān)測復位電路的輸出端連接，所述三極管Ql的漏極與所述輸出電路的輸入端連接。
[0019]優(yōu)選的所述輸出電路為漏極開路輸出電路，所述漏極開路輸出電路包括電阻R3，所述電阻R3的一端為所述漏極開路輸出電路的輸入端，所述電阻R3的另一端與三極管Q2的門級連接，所述三極管Q2的源極通過電阻R4與其門級連接，所述三極管Q2的源極還接地，所述三極管Q2的漏極與微處理器復位輸入端連接。
[0020]優(yōu)選的所述反饋回路包括二極管D4，二極管D4的陽極與所述看門狗計時器的輸出端連接，所述二極管D4的陰極與比較器的輸入端連接，所述二極管D4的兩端還并聯(lián)有電阻Rl，所述電阻Rl和所述二極管D4的陰極的并聯(lián)點連接電容Cl的一端，所述電容Cl的另一端接地，所述比較器的輸出端與所述電源監(jiān)測復位電路的輸入端連接。
[0021]優(yōu)選的所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器集成設(shè)置為集成電路。
[0022]本發(fā)明的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點，
[0023]( I)本發(fā)明所述的自供電微機保護裝置微處理器管理電路，包括看門狗電路，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號觸發(fā)看門狗計時器清零，所述看門狗計時器超時，輸出復位信號；電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗電路和微處理器連接，當外部電源達到閾值時，輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號；邏輯使能電路，與所述看門狗電路和所述電源監(jiān)測復位電路的輸出端分別連接，當所述電源監(jiān)測復位電路輸出電源有效信號并且所述看門狗電路輸出復位信號時，才輸出微處理器復位信號；實現(xiàn)了外部電源高于閾值即有電時，看門狗電路的復位信號從邏輯使能電路發(fā)送到微處理器，實現(xiàn)復位，當外部電源沒電時，即外部電源低于閾值，所述電源監(jiān)測復位電路輸出電源無效信號，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復位信號被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復位誤動作，及使用通用看門狗電路在電源上電后由于一段延時復位造成的復位誤動作問題。同時，所述電源監(jiān)測復位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號，實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，功耗降低功能。
[0024](2)本發(fā)明所述的自供電微機保護裝置微處理器管理電路，所述看門狗電路為脈沖式輸出的看門狗電路，所述看門狗電路包括反饋回路和看門狗計時器，所述反饋回路的輸入端與所述看門狗計時器的輸出端連接，其輸出端與所述電源監(jiān)測復位電路連接，通過設(shè)置所述反饋回路來實現(xiàn)脈沖寬度可調(diào)，以適應不同微處理器對外部復位脈沖寬度的要求，可靈活設(shè)置，具有更廣泛的適用性。
[0025](3)本發(fā)明所述的自供電微機保護裝置微處理器管理電路，所述邏輯使能電路包括限流電阻、邏輯三極管，所述邏輯三極管Qll為NPN型晶體三極管，所述邏輯三極管Qll的發(fā)射極與所述看門狗計時器的輸出端連接，所述邏輯三極管Qll的基極通過限流電阻R12與所述電源監(jiān)測復位電路的輸出端連接，所述邏輯三極管Qll的集電極與微處理器復位輸入端連接，只設(shè)置了少量外圍分立元件，電路簡單，成本低，適合大范圍使用。
【專利附圖】

【附圖說明】
[0026]為了使本發(fā)明的內(nèi)容更容易被清楚的理解，下面根據(jù)本發(fā)明的具體實施例并結(jié)合附圖，對本發(fā)明作進一步詳細的說明，其中
[0027]圖1是本發(fā)明一個實施例的結(jié)構(gòu)框圖；[0028]圖2是本發(fā)明一個實施例的電路原理圖；
[0029]圖3是本發(fā)明一個實施例的電路原理圖。
【具體實施方式】
[0030]下面提供本發(fā)明所述的自供電微機保護裝置微處理器管理電路的【具體實施方式】。
[0031]實施例1
[0032]本發(fā)明所述的自供電微機保護裝置微處理器管理電路，如圖1所示，包括看門狗電路，所述看門狗電路為脈沖式輸出的看門狗電路，可實現(xiàn)脈沖寬度可調(diào)，以適應不同微處理器對外部復位脈沖寬度的要求，所述看門狗電路與微處理器看門狗清除輸出端連接，微處理器輸出脈沖式的看門狗喂狗信號，利用該信號的上升沿和或下降沿實現(xiàn)看門狗計時器的清零。所述看門狗計時器超時，輸出復位信號；還設(shè)置有電源監(jiān)測復位電路，其外接外部電源，如外部電源通過二極管給微處理器供電，則為了使電源監(jiān)測復位電路輸入的電壓與微處理器的電壓相同，則外部電源也通過二極管與所述電源監(jiān)測復位電路連接，電源監(jiān)測復位電路的輸出端分別與所述看門狗電路和微處理器連接，當外部電源達到閾值時，閾值根據(jù)供電電壓和微處理器電壓設(shè)定，所述電源監(jiān)測復位電路輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號；還設(shè)置有邏輯使能電路，與所述看門狗電路和所述電源監(jiān)測復位電路的輸出端分別連接，當所述電源監(jiān)測復位電路輸出電源有效信號并且所述看門狗電路輸出復位信號時，才輸出微處理器復位信號。
[0033]本發(fā)明實現(xiàn)原理如下:當外部電源電壓高于閾值即有電時，所述電源監(jiān)測復位電路輸出電源有效信號，加上所述看門狗電路的復位信號，滿足所述邏輯使能電路的輸出邏輯，看門狗電路的復位信號可從邏輯使能電路發(fā)送到微處理器，實現(xiàn)復位，當外部電源沒電時即外部電源低于閾值，所述電源監(jiān)測復位電路輸出電源無效信號，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復位信號被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復位誤動作，及使用通用看門狗電路在電源上電后由于一段延時復位造成的復位誤動作問題，同時，所述電源監(jiān)測復位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號，實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，功耗降低功能。
[0034]實施例2
[0035]在實施例1所述的自供電微機保護裝置微處理器管理電路的基礎(chǔ)上，所述看門狗電路包括反饋回路和看門狗計時器，如圖2所示，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器在本實施例中集成設(shè)置在集成電路上，實際中采用芯片MAX706，各電路的輸入輸出端采用MAX706芯片的引腳，所述MAX706芯片的WDI端為所述看門狗計時器的輸入端，其與微處理器的通用IO引腳連接，所述IO引腳輸出脈沖式的看門狗喂狗信號，利用該信號的上升沿和下降沿實現(xiàn)看門狗計時器的清零，所述MAX706芯片的WDO端為所述看門狗計時器的輸出端，所述看門狗計時器啟動后WDO端輸出高電平，并在計時過程中，保持高電平，當所述看門狗計時器超時，WDO端輸出低電平，并保持低電平，直到被清除，所述看門狗計時器被清除后，WDO端恢復保持高電平。外部電源EVcc通過二極管D3與所述MAX706芯片的電源輸入引腳Vcc連接，給芯片供電，另外部電源EVcc還給微處理器供電，使得MAX706芯片與微處理器具有相同電壓。
[0036]MAX706芯片的RESET端作為電源監(jiān)測復位電路輸出端，其電平狀態(tài)表明外部電源是否有效。RESET端輸出高電平表明外部電源達到閾值(如MAX706S為2.93V)且穩(wěn)定可靠(RESET端是經(jīng)過了 200ms的延時確認后才輸出高電平)，RESET端在電源低壓閾值后，立即輸出低電平。用MAX706的RESET端輸出作為外部電源狀態(tài)指示，實時可靠。接入微處理器便于程序及時響應。MAX706的RESET端還連接電阻R5的一端，所述電阻R5的另一端接地，所述RESET端通過電阻R5實現(xiàn)下拉，電阻R5取值IOk歐姆到IOOk歐姆之間，以保證電路在失電停止工作情況下，該引腳保持低電平，避免微處理器誤判，所述MAX706芯片的GND端接地。
[0037]所述邏輯使能電路包括限流電阻R2、邏輯三極管Q11，所述邏輯三極管Qll為NPN型晶體三極管，所述邏輯三極管Qll的發(fā)射極與所述看門狗計時器的輸出端即MAX706芯片的WDO端連接，所述邏輯三極管Qll的基極通過限流電阻R12與所述電源監(jiān)測復位電路的輸出端即MAX706芯片的RESET端連接，所述邏輯三極管Qll的集電極與微處理器復位輸入
端連接。
[0038]所述邏輯使能電路的邏輯原理為:只有MAX706的RESET端輸出高電平，同時WDO端輸出低電平，RESET端的高電平輸出通過限流電阻R12向所述邏輯三極管Qll的基極注入電流，流向發(fā)射極并流入低電平的WDO端，此時邏輯三極管QlI導通，其集電極被導通，與發(fā)射極電壓相同，也就是WDO端的電平作用到了邏輯三極管Ql I的發(fā)射極，并將相連的微處理器的復位引腳降為低電平狀態(tài)，實現(xiàn)了復位。上述邏輯表明，該邏輯使能電路只有在外部供電正常后(RESET端保持高電平輸出)而看門狗計時器超時(WD0端輸出低電平)情況下才發(fā)出復位信號。而這種情況只可能是微處理器程序跑飛，未及時清除看門狗造成的，完全避免了其他因素產(chǎn)生的復位誤動作，除了上述使能狀態(tài)下，其余情況下，都不會對微處理器輸出復位，因此避免了外部電源在上電過程，失電過程，以及在上電時Vcc電壓達到門限而MAX706的RESET輸出仍保持200ms低電平過程中，輸出不必要的復位誤動作。
[0039]所述反饋回路包括二極管D4，二極管D4的陽極與所述看門狗計時器的輸出端即WDO端連接，所述二極管D4的陰極與比較器的輸入端即PFI端連接，所述二極管D4的兩端還并聯(lián)有電阻R1，所述電阻Rl和所述二極管D4的陰極的并聯(lián)點連接電容Cl的一端，所述電容Cl的另一端接地，所述比較器的輸出端即PFO端與所述電源監(jiān)測復位電路的輸入端即MR端連接，所述比較器的比較電壓基準是1.25V，PFI端輸入電壓大于1.25V，則PFO輸出高電平，反之PFI端輸入電壓小于1.25V, PFO端輸出低電平。
[0040]所述反饋回路的工作原理:在外部電源EVcc上電并達到電壓閾值后，WDO端輸出高電平，通過二極管D4和電阻Rl同時向電容Cl充電，二極管D4可以加快充電過程，使得電容Cl上的電壓快速超過1.25V并達到與Vcc相同的邏輯高電平電壓。通過所述比較器檢測，比較器PFO端輸出高電平，高電平輸出到MR端不會對所述電源監(jiān)測復位電路產(chǎn)生影響，此時，完成了看門狗電路及外圍電路初始化。RESET端在上電后，其輸出由低電平變?yōu)楦唠娖?，所述看門狗計時器開始計時，WDO端保持輸出高電平。當所述看門狗計時器未在規(guī)定時間內(nèi)(MAX706提供1.6s的時間長度)被微處理器清除，看門狗計時器超時，WDO端輸出低電平。此時邏輯使能電路邏輯條件滿足，即WDO端輸出低電平，RESET端輸出高電平，所述邏輯使能電路輸出低電平，微處理器復位被觸發(fā)。同時，WDO端輸出低電平，將電阻Rl —端拉到低電平。電容Cl開始通過電阻Rl向WDO端放電(二極管D4截止，不起作用)，PFI端上的電壓開始下降，直到低于比較器基準1.25V后，PFO端輸出低電平，驅(qū)動低電平有效的MR端，使得RESET輸出低電平。同時，看門狗計時器被復位清零，WDO端被置位恢復高電平。RESET端輸出低電平、WDO端輸出高電平，所述邏輯使能電路復位輸出關(guān)閉，微處理器復位結(jié)束，重新啟動運行程序。WDO端恢復輸出高電平，重新開始通過二極管D4和電阻Rl快速向電容Cl充電，使得PFI端電壓快速超過1.25V，恢復PFO端和MR端的高電平狀態(tài)，在MR端恢復高電平后，MAX706芯片的RESET端經(jīng)過200ms延時后恢復輸出高電平，看門狗計時器也重新開始定時，重復上一輪運行過程。上述過程，RESET端有并非外部電源失壓引起的一段短時間低電平狀態(tài)，由于此時微處理器也在啟動和恢復運行過程中，RESET端的短時間低電平，不影響微處理器重新啟動對外部電源狀態(tài)的判斷。上述過程反復運行，就實現(xiàn)了脈沖式輸出的看門狗電路。其中，作用于微處理器的復位脈沖寬度是由電容Rl和Cl放電時間決定的，該放電時間是指電容Cl通過電阻Rl放電，PFI端電壓由3.3V降到1.25V過程持續(xù)的時間。因此調(diào)節(jié)電容Cl和電阻Rl的參數(shù)，可以調(diào)節(jié)本電路輸出的復位脈沖寬度，以適應不同微處理器對外部復位脈沖寬度的要求，使得本發(fā)明電路具有更廣泛的適用性和靈活性。
[0041]實施例3
[0042]在實施例1所述的自供電微機保護裝置微處理器管理電路的基礎(chǔ)上，所述看門狗電路包括反饋回路和看門狗計時器，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器在本實施例中集成設(shè)置在集成電路上，實際中采用芯片MAX706，各電路的輸入輸出端采用MAX706芯片的引腳，所述MAX706芯片的WDI端為所述看門狗計時器的輸入端，其與微處理器的通用IO引腳連接，所述IO引腳輸出脈沖式的看門狗喂狗信號，利用該信號的上升沿和下降沿實現(xiàn)看門狗計時器的清零，所述MAX706芯片的WDO端為所述看門狗計時器的輸出端，所述看門狗計時器啟動后WDO端輸出高電平，并在計時過程中，保持高電平，當所述看門狗計時器超時，WDO端輸出低電平，并保持低電平，直到被清除，所述看門狗計時器被清除后，WDO端恢復保持高電平。外部電源EVcc通過二極管D3與所述MAX706芯片的電源輸入引腳Vcc連接，給芯片供電，另外部電源EVcc還給微處理器供電，使得MAX706芯片與微處理器具有相同電壓。
[0043]MAX706芯片的RESET端作為電源監(jiān)測復位電路輸出端，其電平狀態(tài)表明外部電源是否有效。RESET端輸出高電平表明外部電源達到閾值(如MAX706S為2.93V)且穩(wěn)定可靠(RESET端是經(jīng)過了 200ms的延時確認后才輸出高電平)，RESET端在電源低壓閾值后，立即輸出低電平。用MAX706的RESET端輸出作為外部電源狀態(tài)指示，實時可靠。接入微處理器便于程序及時響應。MAX706的RESET端還連接電阻R5的一端，所述電阻R5的另一端接地，所述RESET端通過電阻R5實現(xiàn)下拉，電阻R5取值IOk歐姆到IOOk歐姆之間，以保證電路在失電停止工作情況下，該引腳保持低電平，避免微處理器誤判，所述MAX706芯片的GND端接地。
[0044]所述邏輯使能電路包括開關(guān)電路和輸出電路，如圖3所示，所述開關(guān)電路包括三極管Q1，在本實施例中所述三極管Ql為P溝道場效應三極管，所述三極管Ql的門極通過電阻R2與所述看門狗計時器的輸出端即WDO端連接，所述三極管Ql的源極與所述電源監(jiān)測復位電路的輸出端即RESET端連接，所述三極管Ql的漏極與所述輸出電路的輸入端連接。[0045]在本實施例中，所述輸出電路為漏極開路輸出電路，所述漏極開路輸出電路包括電阻R3，所述電阻R3的一端為所述漏極開路輸出電路的輸入端，所述電阻R3的另一端與三極管Q2的門級連接，所述三極管Q2的源極通過電阻R4與其門級連接，所述三極管Q2的源極還接地，所述三極管Q2的漏極與微處理器復位輸入端連接，作為其他可以變換的方式，所述三極管Ql還可以為PNP三極管，所述輸出電路還可以為集電極開路輸出電路。
[0046]該邏輯使能電路只有在外部供電正常后(RESET端保持高電平輸出)而看門狗計時器超時(WD0端輸出低電平)情況下才從所述漏極開路輸出電路發(fā)出復位信號。而這種情況只可能是微處理器程序跑飛，未及時清除看門狗造成的，完全避免了其他因素產(chǎn)生的復位誤動作，除了上述使能狀態(tài)下，其余情況下，都不會對微處理器輸出復位，因此避免了外部電源在上電過程，失電過程，以及在上電時Vcc電壓達到門限而MAX706的RESET輸出仍保持200ms低電平過程中，輸出不必要的復位誤動作。
[0047]所述反饋回路包括二極管D4，二極管D4的陽極與所述看門狗計時器的輸出端即WDO端連接，所述二極管D4的陰極與比較器的輸入端即PFI端連接，所述二極管D4的兩端還并聯(lián)有電阻R1，所述電阻Rl和所述二極管D4的陰極的并聯(lián)點連接電容Cl的一端，所述電容Cl的另一端接地，所述比較器的輸出端即PFO端與所述電源監(jiān)測復位電路的輸入端即MR端連接，所述比較器的比較電壓基準是1.25V，PFI端輸入電壓大于1.25V，則PFO輸出高電平，反之PFI端輸入電壓小于1.25V，PFO端輸出低電平，所述反饋回路的原理與上述實施例2中相同。
[0048]作為其他可以變換的實施方式，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器可以采用單獨的電路設(shè)置，實現(xiàn)與上述實施例中相同的功能即可，本實施例中設(shè)置為集成電路為降低成本，減少電路設(shè)置空間，為優(yōu)選的設(shè)置方式。
[0049]顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本發(fā)明創(chuàng)造的保護范圍之中。
【權(quán)利要求】
1.一種自供電微機保護裝置微處理器管理電路， 包括看門狗電路，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號觸發(fā)看門狗計時器清零，在所述看門狗計時器超時，輸出復位信號； 其特征在于，還包括: 電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗電路和微處理器連接，當外部電源達到閾值時，輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號; 邏輯使能電路，與所述看門狗電路和所述電源監(jiān)測復位電路的輸出端分別連接，當所述電源監(jiān)測復位電路輸出電源有效信號并且所述看門狗電路輸出復位信號時，才輸出微處理器復位信號。
2.根據(jù)權(quán)利要求1所述的微處理器管理電路，其特征在于，所述看門狗電路為脈沖式輸出的看門狗電路。
3.根據(jù)權(quán)利要求1或2所述的微處理器管理電路，其特征在于，所述看門狗電路包括反饋回路和看門狗計時器，所述反饋回路的輸入端與所述看門狗計時器的輸出端連接，所述反饋回路的輸出端與所述電源監(jiān)測復位電路連接。
4.根據(jù)權(quán)利要求1-3任一所述的微處理器管理電路，其特征在于，所述邏輯使能電路包括限流電阻R12、邏輯三極管Q11，所述邏輯三極管Qll為NPN型晶體三極管，所述邏輯三極管Qll的發(fā)射極與所述看門狗計時器的輸出端連接，所述邏輯三極管Qll的基極通過限流電阻R12與所述電源監(jiān)測復位電路的輸出端連接，所述邏輯三極管Qll的集電極與微處理器復位輸入端連接。
5.根據(jù)權(quán)利要求1-3任一所述的微處理器管理電路，其特征在于，所述邏輯使能電路包括開關(guān)電路和輸出電路，所述開關(guān)電路與輸出電路、所述看門狗計時器的輸出端和所述電源監(jiān)測復位電路的輸出端分別連接，所述輸出電路與微處理器復位輸入端連接。
6.根據(jù)權(quán)利要求5所述的微處理器管理電路，其特征在于，所述輸出電路為集電極開路輸出電路或漏極開路輸出電路。
7.根據(jù)權(quán)利要求5或6所述的微處理器管理電路，其特征在于，所述開關(guān)電路包括三極管Q1，所述三極管Ql為P溝道場效應三極管，所述三極管Ql的門極通過電阻R2與所述看門狗計時器的輸出端連接，所述三極管Ql的源極與所述電源監(jiān)測復位電路的輸出端連接，所述三極管Ql的漏極與所述輸出電路的輸入端連接。
8.根據(jù)權(quán)利要求5-7任一所述的微處理器管理電路，其特征在于，所述輸出電路為漏極開路輸出電路，所述漏極開路輸出電路包括電阻R3，所述電阻R3的一端為所述漏極開路輸出電路的輸入端，所述電阻R3的另一端與三極管Q2的門級連接，所述三極管Q2的源極通過電阻R4與其門級連接，所述三極管Q2的源極還接地，所述三極管Q2的漏極與微處理器復位輸入端 連接。
9.根據(jù)權(quán)利要求3-8任一所述的微處理器管理電路，其特征在于，所述反饋回路包括二極管D4，二極管D4的陽極與所述看門狗計時器的輸出端連接，所述二極管D4的陰極與比較器的輸入端連接，所述二極管D4的兩端還并聯(lián)有電阻R1，所述電阻Rl和所述二極管D4的陰極的并聯(lián)點連接電容Cl的一端，所述電容Cl的另一端接地，所述比較器的輸出端與所述電源監(jiān)測復位電路的輸入端連接。
10.根據(jù)權(quán)利要求1-9任一所述的微處理器管理電路，其特征在于，所述看門狗計時器、所述電源監(jiān)測復位電路和 所述比較器集成設(shè)置為集成電路。
【文檔編號】G06F1/24GK103885563SQ201410126883
【公開日】2014年6月25日 申請日期:2014年3月31日 優(yōu)先權(quán)日:2014年3月31日
【發(fā)明者】黃覺寒, 王永良, 楊挺 申請人:浙江知祺電力自動化有限公司