一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備的制作方法
【專利摘要】本發(fā)明公開了一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，它包括LVDS數(shù)據(jù)傳輸板和主控電路板，LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、多個USB控制器和多個eMMC存儲模塊，主控電路板包括主控處理模塊、PCH模塊和接口芯片，F(xiàn)PGA處理模塊的LVDS輸入端口通過LVDS驅(qū)動器與多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與多個USB控制器連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB控制器通過多路USB接口與PCH模塊的USB端口連接，F(xiàn)PGA處理模塊通過PCIe接口與PCH模塊的PCIe端口連接，主控處理模塊與PCH模塊連接，主控處理模塊通過接口芯片與第一外接接口連接。本發(fā)明設(shè)備體積小功耗低，便于攜帶，可同時接收四路LVDS數(shù)據(jù)，可同時高速存儲六路LVDS數(shù)據(jù)。
【專利說明】一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備。

【背景技術(shù)】
[0002]LVDS即低電壓差分信號，這種技術(shù)的核心是采用極低的帶碾壓擺幅告訴差動傳輸數(shù)據(jù)，可以實現(xiàn)點對點或一點對多點的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點。LVDS在對信號完整新、低抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。LVDS主要適用于高速數(shù)據(jù)傳輸領(lǐng)域。
[0003]在便攜式地面測試領(lǐng)域中，一般的地面測試設(shè)備所具有的LVDS數(shù)據(jù)存儲通道少，不能很好地同時做到多通道高速數(shù)據(jù)存儲和小體積利于便攜。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，具有六路相互獨立的存儲模塊，即六個相互獨立的USB3.0控制器和eMMC存儲模塊，可實現(xiàn)六路LVDS數(shù)據(jù)同時存儲，通過USB3.0接口實現(xiàn)數(shù)據(jù)的高速存儲，以滿足大多數(shù)產(chǎn)品的地面測試要求；同時使得地面測試設(shè)備的體積可以做得更小、功耗更低，更符合便攜式的要求。
[0005]本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的:一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，它包括LVDS數(shù)據(jù)傳輸板和主控電路板，所述的LVDS數(shù)據(jù)傳輸板通過PCIe接口和多路USB接口與主控電路板連接。
[0006]所述的LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、一個或多個USB3.0控制器和一個或多個eMMC存儲模塊，所述的FPGA處理模塊的LVDS輸入端口與LVDS驅(qū)動器的輸出連接，LVDS驅(qū)動器的輸入與一個或多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與一個或多個USB3.0控制器的FIFO端口連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB3.0控制器的USB I/O端口還均通過多路USB接口即P5接口與主控電路板的多路USB接口連接，F(xiàn)PGA處理模塊的PCIe端口通過PCIe接口即P3接口與主控電路板的PCIe接口連接。
[0007]所述的主控電路板包括主控處理模塊、PCH模塊和接口芯片，所述的主控處理模塊分別與PCH模塊和接口芯片的一端連接，PCH模塊的PCIe端口與主控電路板的PCIe接口連接，PCH模塊的USB端口與主控電路板的多路USB接口連接，接口芯片的另一端與第一外接接口連接。
[0008]所述的LVDS數(shù)據(jù)傳輸板還包括OC電路驅(qū)動器，所述的OC電路驅(qū)動器的一端與FPGA處理模塊連接，OC電路驅(qū)動器的另一端與OC指令輸出接口連接。
[0009]所述的LVDS數(shù)據(jù)傳輸板還包括電平轉(zhuǎn)換模塊，所述的電平轉(zhuǎn)換模塊的一端與RS422秒脈沖輸出接口連接，電平轉(zhuǎn)換模塊的另一端與FPGA處理模塊連接。
[0010]所述的LVDS數(shù)據(jù)傳輸板還包括TTL電平驅(qū)動器，所述的TTL電平驅(qū)動器的一端與FPGA處理模塊連接，TTL電平驅(qū)動器的另一端分別與、TTL電平輸入接口 I和TTL電平輸出接口連接。
[0011]所述的LVDS數(shù)據(jù)傳輸板還包括DSP處理模塊、網(wǎng)絡(luò)模塊、內(nèi)存模塊和閃存模塊，所述的DSP處理模塊通過EMIF端口與FPGA處理模塊連接，DSP處理模塊的網(wǎng)絡(luò)數(shù)據(jù)端口通過網(wǎng)絡(luò)模塊與網(wǎng)絡(luò)接口連接，DSP處理模塊還分別與內(nèi)存模塊和閃存模塊連接。
[0012]所述的LVDS數(shù)據(jù)輸入接口包括ILVDS-A接口、ILVDS-B接口、2LVDS-A接口和2LVDS-B 接口。
[0013]所述的LVDS數(shù)據(jù)傳輸板還包括第二外接接口，第二外接接口包括一個或多個LVDS數(shù)據(jù)輸入接口、網(wǎng)絡(luò)接口、OC指令輸出接口、RS422秒脈沖輸出接口、TTL電平輸入接口和TTL電平輸出接口，所述的網(wǎng)絡(luò)接口為GbE網(wǎng)絡(luò)接口。
[0014]所述的DSP處理模塊為DSP C6455芯片。
[0015]所述的主控處理模塊為Intel Core i7 Processor芯片。
[0016]所述的PCH 模塊為 Intel SD82QM77 PCH 模塊。
[0017]所述的USB3.0控制器為CYUSB3023芯片。
[0018]所述的主控電路板還包括主控存儲模塊，主控存儲模塊與主控處理模塊連接。
[0019]所述的第一外接接口包括RS232接口、鼠標(biāo)/鍵盤PS2接口、VGA接口、多個USB外接接口和多個GbE網(wǎng)絡(luò)接口中的一種或多種的組合。
[0020]本發(fā)明的有益效果是:
I)本發(fā)明具有 ILVDS-A 接口、ILVDS-B 接口、2LVDS-A 接口和 2LVDS-B 接口等四個 LVDS數(shù)據(jù)輸入接口，可同時接收4路相互獨立的LVDS數(shù)據(jù)。
[0021]2)本發(fā)明具有六路相互獨立的存儲通道，即六個相互獨立的USB3.0控制器和eMMC存儲模塊，可實現(xiàn)六路LVDS數(shù)據(jù)的同時存儲，通過USB3.0接口實現(xiàn)數(shù)據(jù)的高速存儲，以滿足大多數(shù)產(chǎn)品的地面測試要求。本發(fā)明還同時具備脈沖觸發(fā)功能和多路OC指令輸出的功能。
[0022]3)本發(fā)明結(jié)構(gòu)簡單，采用DSP C6455芯片作為DSP處理模塊，采用Intel Corei7 Processor芯片作為主控處理模塊，采用Intel SD82QM77 PCH模塊作為PCH模塊，采用CYUSB3023芯片作為USB控制器，CYUSB3023芯片具有eMMC控制接口，可以直接實現(xiàn)與eMMC存儲模塊的無縫連接，實現(xiàn)對eMMC存儲模塊的控制，并可實現(xiàn)通過USB3.0接口對eMMC存儲模塊中的存儲數(shù)據(jù)進行高速卸載。
[0023]4)本發(fā)明采用eMMC存儲模塊作為存儲介質(zhì)，存儲模塊和處理模塊之間不存在兼容問題，有效降低LVDS數(shù)據(jù)傳輸板的設(shè)計難度、電路復(fù)雜度及有效體積。
[0024]5)本發(fā)明采用USB和eMMC存儲方案，使得數(shù)據(jù)傳輸板以及地面測試設(shè)備的體積可以做得更小、功耗更低，更符合便攜式的要求。

【專利附圖】

【附圖說明】
[0025]圖1為本發(fā)明便攜式地面測試設(shè)備的電路原理框圖；
圖2為本發(fā)明便攜式地面測試設(shè)備的機箱面板示意圖；
圖中，1-秒脈沖輸入接口，2-秒脈沖輸出接口，3-觸發(fā)脈沖輸出接口，4-1LVDS-A接口，5-1LVDS-B 接口，6-2LVDS-A 接口，7-2LVDS-B 接口，8-0C 指令輸出接口，9-USB 外接接口，10-網(wǎng)絡(luò)接口，11-狀態(tài)指示燈，12-鼠標(biāo)/鍵盤PS2接口，13-RS232接口，14-VGA接口。

【具體實施方式】
[0026]下面結(jié)合附圖進一步詳細描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護范圍不局限于以下所述。
[0027]如圖1所示，一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，它包括LVDS數(shù)據(jù)傳輸板和主控電路板，所述的LVDS數(shù)據(jù)傳輸板通過PCIe接口和多路USB接口與主控電路板連接。
[0028]所述的LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、一個或多個USB3.0控制器和一個或多個eMMC存儲模塊，所述的FPGA處理模塊的LVDS輸入端口與LVDS驅(qū)動器的輸出連接，LVDS驅(qū)動器的輸入與一個或多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與一個或多個USB3.0控制器的FIFO端口連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB3.0控制器的USB I/O端口還均通過多路USB接口即P5接口與主控電路板的多路USB接口連接，F(xiàn)PGA處理模塊的PCIe端口通過PCIe接口即P3接口與主控電路板的PCIe接口連接。
[0029]所述的內(nèi)存模塊為DDR2內(nèi)存模塊，所述的閃存模塊為NOR Flash閃存模塊。
[0030]所述的主控電路板包括主控處理模塊、PCH模塊和接口芯片，所述的主控處理模塊分別與PCH模塊和接口芯片的一端連接，PCH模塊的PCIe端口與主控電路板的PCIe接口連接，PCH模塊的USB端口與主控電路板的多路USB接口連接，接口芯片的另一端與第一外接接口連接。
[0031]所述的LVDS數(shù)據(jù)傳輸板還包括OC電路驅(qū)動器，所述的OC電路驅(qū)動器的一端與FPGA處理模塊連接，OC電路驅(qū)動器的另一端與OC指令輸出接口 8連接。
[0032]所述的LVDS數(shù)據(jù)傳輸板還包括電平轉(zhuǎn)換模塊，所述的電平轉(zhuǎn)換模塊的一端與RS422秒脈沖輸出接口 3連接，電平轉(zhuǎn)換模塊的另一端與FPGA處理模塊連接。
[0033]所述的LVDS數(shù)據(jù)傳輸板還包括TTL電平驅(qū)動器，所述的TTL電平驅(qū)動器的一端與FPGA處理模塊連接，TTL電平驅(qū)動器的另一端分別與、TTL電平輸入接口 I和TTL電平輸出接口 2連接。
[0034]所述的LVDS數(shù)據(jù)傳輸板還包括DSP處理模塊、網(wǎng)絡(luò)模塊、內(nèi)存模塊和閃存模塊，所述的DSP處理模塊通過EMIF端口與FPGA處理模塊連接，DSP處理模塊的網(wǎng)絡(luò)數(shù)據(jù)端口通過網(wǎng)絡(luò)模塊與網(wǎng)絡(luò)接口 10連接，DSP處理模塊還分別與內(nèi)存模塊和閃存模塊連接。
[0035]如圖2所示，所述的LVDS數(shù)據(jù)輸入接口包括ILVDS-A接口 4、1LVDS_B接口 5、2LVDS-A 接口 6 和 2LVDS-B 接口 7。
[0036]所述的LVDS數(shù)據(jù)傳輸板還包括第二外接接口，第二外接接口包括一個或多個LVDS數(shù)據(jù)輸入接口、網(wǎng)絡(luò)接口 10、0C指令輸出接口 8、RS422秒脈沖輸出接口 3、TTL電平輸入接口 I和TTL電平輸出接口 2，所述的網(wǎng)絡(luò)接口 10為GbE網(wǎng)絡(luò)接口。
[0037]所述的DSP處理模塊為DSP C6455芯片。
[0038]所述的主控處理模塊為Intel Core i7 Processor芯片。
[0039]所述的PCH 模塊為 Intel SD82QM77 PCH 模塊。
[0040]所述的USB3.0控制器為CYUSB3023芯片。USB控制器為Cypress公司的EZ-USBOSD3系列的CYUSB3023芯片。該CYUSB3023芯片內(nèi)嵌ARM處理內(nèi)核，集成了一個USB3.0接口和一個eMMC控制器接口，可以直接實現(xiàn)eMMC存儲模塊的無縫連接，并具備SPI，I2C，UART和I2S接口。eMMC控制器接口可以直接實現(xiàn)與eMMC存儲模塊的無縫連接，用于實現(xiàn)對eMMC器件的控制，USB3.0接口可以實現(xiàn)對eMMC存儲模塊的存儲數(shù)據(jù)進行高速存儲與卸載。
[0041]eMMC存儲模塊最大的優(yōu)點是低復(fù)雜度、高集成度和低布線難度等，無需考慮主控模塊與閃存是否兼容的問題，無兼容煩惱，難度和占用體積以及數(shù)據(jù)記錄儀的電路板的復(fù)雜度都會降低。優(yōu)選存儲容量為64GB的eMMC存儲模塊。
[0042]所述的主控電路板還包括主控存儲模塊，主控存儲模塊與主控處理模塊連接。所述的主控存儲模塊為DDR3 DIMM存儲模塊。所述的主控電路板還包括PMC和XMC的擴展槽，PMC和XMC的擴展槽與主控處理模塊連接。
[0043]所述的第一外接接口包括RS232接口 13、鼠標(biāo)/鍵盤PS2接口 12、VGA接口 14、六個USB外接接口 9和兩個網(wǎng)絡(luò)接口 10中的一種或多種的組合。所述的網(wǎng)絡(luò)接口 10為1GbE網(wǎng)絡(luò)接口即圖1中的GbEl接口和GbE2接口，RS232接口 13即圖1中COMl接口。
[0044]本發(fā)明的機箱前面板包括第一外接接口和第二外接接口。其中某些外接接口也可合理設(shè)置到地面測試設(shè)備的后面板上。
[0045]本發(fā)明使用便攜式工業(yè)機箱，采用冷風(fēng)散熱方式，配備有存儲容量為512GB的SSD硬盤、存儲容量為16GB的1333 DDR3內(nèi)存條，采用Intel Core ?7四核處理器作為主控處理模塊，具有六路相互獨立的USB存儲通道，還具有串行接口、三個千兆網(wǎng)口、一個PS2接口和一個VGA接口等多種外接接口。
[0046]本發(fā)明具有脈沖觸發(fā)功能:可接收TTL電平的秒脈沖，輸出I路TTL電平和2路RS422電平的觸發(fā)脈沖；可接收TTL電平的秒脈沖，輸出I路TTL電平觸發(fā)脈沖；可通過上位機控制選擇輸出或停止輸出秒脈沖或觸發(fā)脈沖。
[0047]本發(fā)明具有多路OC指令輸出功能:可輸出不小于16路OC指令，其OC指令表現(xiàn)為脈沖形式，且低電平時導(dǎo)通有效。
[0048]本發(fā)明用于完成LVDS數(shù)據(jù)的采集和存儲?？赏瑫r接收4路相互獨立的LVDS數(shù)據(jù)，其LVDS通道數(shù)可進行擴展。
[0049]LVDS的數(shù)據(jù)通過LVDS驅(qū)動器，從LVDS數(shù)據(jù)輸入接口輸入FPGA處理模塊，并分別通過FPGA處理模塊的六路FIFO端口存儲到六路USB存儲器即eMMC存儲模塊中。六路USB存儲器在物理上相互獨立，USB3.0控制器具備和FPGA兼容的32位FIFO接口。這樣數(shù)據(jù)存儲速度將不存在接口瓶頸。
[0050]本發(fā)明中主控電路板與LVDS數(shù)據(jù)傳輸板通過PCIe接口連接，主控電路板可通過PCIe接口對LVDS數(shù)據(jù)傳輸板的工作模式和觸發(fā)脈沖進行配置。
【權(quán)利要求】
1.一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:它包括LVDS數(shù)據(jù)傳輸板和主控電路板，所述的LVDS數(shù)據(jù)傳輸板通過PCIe接口和多路USB接口與主控電路板連接； 所述的LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、一個或多個USB3.0控制器和一個或多個eMMC存儲模塊，所述的FPGA處理模塊的LVDS輸入端口與LVDS驅(qū)動器的輸出連接，LVDS驅(qū)動器的輸入與一個或多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與一個或多個USB3.0控制器的FIFO端口連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB3.0控制器的USB I/O端口還均通過多路USB接口即P5接口與主控電路板的多路USB接口連接，F(xiàn)PGA處理模塊的PCIe端口通過PCIe接口即P3接口與主控電路板的PCIe接口連接； 所述的主控電路板包括主控處理模塊、PCH模塊和接口芯片，所述的主控處理模塊分別與PCH模塊和接口芯片的一端連接，PCH模塊的PCIe端口與主控電路板的PCIe接口連接，PCH模塊的USB端口與主控電路板的多路USB接口連接，接口芯片的另一端與第一外接接口連接。
2.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)傳輸板還包括0C電路驅(qū)動器，所述的0C電路驅(qū)動器的一端與FPGA處理模塊連接，0C電路驅(qū)動器的另一端與0C指令輸出接口(8)連接。
3.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)傳輸板還包括電平轉(zhuǎn)換模塊，所述的電平轉(zhuǎn)換模塊的一端與RS422秒脈沖輸出接口(3)連接，電平轉(zhuǎn)換模塊的另一端與FPGA處理模塊連接。
4.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)傳輸板還包括TTL電平驅(qū)動器，所述的TTL電平驅(qū)動器的一端與FPGA處理模塊連接，TTL電平驅(qū)動器的另一端分別與、TTL電平輸入接口(1)和TTL電平輸出接口(2)連接。
5.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)傳輸板還包括DSP處理模塊、網(wǎng)絡(luò)模塊、內(nèi)存模塊和閃存模塊，所述的DSP處理模塊通過EMIF端口與FPGA處理模塊連接，DSP處理模塊的網(wǎng)絡(luò)數(shù)據(jù)端口通過網(wǎng)絡(luò)模塊與網(wǎng)絡(luò)接口(10)連接，DSP處理模塊還分別與內(nèi)存模塊和閃存模塊連接。
6.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)輸入接口包括1LVDS-A接口(4)、1LVDS_B接口(5)、2LVDS_A接口(6)和2LVDS-B 接口(7)。
7.根據(jù)權(quán)利要求1?6中任一項所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的LVDS數(shù)據(jù)傳輸板還包括第二外接接口，第二外接接口包括一個或多個LVDS數(shù)據(jù)輸入接口、網(wǎng)絡(luò)接口( 10 )、0C指令輸出接口( 8 )、RS422秒脈沖輸出接口( 3 )、TTL電平輸入接口(1)和TTL電平輸出接口(2)，所述的網(wǎng)絡(luò)接口(10)為GbE網(wǎng)絡(luò)接口。
8.根據(jù)權(quán)利要求2所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于: 所述的DSP處理模塊為DSP C6455芯片。
9.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于: 所述的主控處理模塊為Intel Core i7 Processor芯片； 所述的PCH模塊為Intel SD82QM77 PCH模塊； 所述的USB3.0控制器為CYUSB3023芯片。
10.根據(jù)權(quán)利要求1所述的一種多路數(shù)據(jù)存儲的便攜式地面測試設(shè)備，其特征在于:所述的主控電路板還包括主控存儲模塊，主控存儲模塊與主控處理模塊連接； 所述的第一外接接口包括RS232接口( 13)、鼠標(biāo)/鍵盤PS2接口( 12)、VGA接口( 14)、多個USB外接接口(9)和多個GbE網(wǎng)絡(luò)接口(10)中的一種或多種的組合。
【文檔編號】G06F13/40GK104408011SQ201410704642
【公開日】2015年3月11日 申請日期:2014年11月28日 優(yōu)先權(quán)日:2014年11月28日
【發(fā)明者】李亞斌, 張瀾 申請人:成都中遠信電子科技有限公司