一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法
【專利摘要】本發(fā)明涉及集成電路制造【技術(shù)領(lǐng)域】，尤其涉及一種單調(diào)計數(shù)器及單調(diào)計數(shù)方法，通過采用非易失性靜態(tài)隨機訪問存儲器作為單調(diào)計數(shù)器的計數(shù)模塊，從而使得單調(diào)計數(shù)器結(jié)合了靜態(tài)隨機訪問存儲器隨機訪問速度快、位級可擦可寫以及非易失性存儲單元的非易失性和壽命長的優(yōu)勢，有效地克服了現(xiàn)有技術(shù)中基于flash存儲芯片的單調(diào)計數(shù)器壽命短和擦寫速度慢的技術(shù)缺陷。同時，本發(fā)明基于新型存儲器技術(shù)的非易失性靜態(tài)隨機存儲器工藝能夠與標準CMOS工藝相兼容，便于集到成到系統(tǒng)級芯片中，適用于嵌入式應(yīng)用和安全芯片領(lǐng)域。
【專利說明】
一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造【技術(shù)領(lǐng)域】，尤其涉及一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法。

【背景技術(shù)】
[0002]在現(xiàn)有集成電路設(shè)計過程中，特別是在安全領(lǐng)域內(nèi)的集成電路設(shè)計過程中，例如丁?1(可信平臺模塊，10(11116)安全芯片或丁(?[(可信計算模塊，丁!'1181:07的10(11116)安全芯片，經(jīng)常需要提供單調(diào)計數(shù)器的功能。所謂單調(diào)計數(shù)器是一種硬件計數(shù)模塊，并且計數(shù)器計數(shù)數(shù)值只能單調(diào)遞增或者單調(diào)遞減，永不重復。提供單調(diào)計數(shù)器的目的是為了在遠程信息交互的過程時，如身份驗證，在用戶發(fā)送的數(shù)據(jù)中加入永不重復的部分，從而防止攻擊者從通訊線路中竊取用戶的合法數(shù)據(jù)后，重新冒用用戶的身份，達到欺騙認證服務(wù)器的目的，即防止重放攻擊￠60奶紅仏(^8)。如圖1所示，用戶向服務(wù)器發(fā)送加密信息和密鑰，獲得身份認證和許可。如果這部分加密信息和密鑰被攻擊者截獲，攻擊者就能夠利用該信息從而也獲得服務(wù)器的身份認證許可，達到了欺騙服務(wù)器系統(tǒng)的目的。如果在加密信息和密鑰中添加永不重復的部分，那么就可以防止重放攻擊，如圖2所不0
[0003]對于單調(diào)計數(shù)器，最開始的實現(xiàn)方式是采用熔絲(血86)單元來計數(shù)，這種計數(shù)方式的主要缺點就是這種破壞性的編程往往與集成電路之間的操作不兼容，并且破壞性的編程導致這種計數(shù)器的壽命十分有限。另一種實現(xiàn)方式就是利用電可編程只讀存儲器
或電可擦除可編程存儲器來實現(xiàn)單調(diào)計數(shù)器，但缺點是這種浮柵晶體管工藝與0103工藝不兼容，而且對其編程是可擦除的，通過紫外線照射就能夠擦除其內(nèi)部存儲的數(shù)據(jù)，對于在安全領(lǐng)域的應(yīng)用來說利用2？如1或22？如1來實現(xiàn)單調(diào)計數(shù)的方式太不安全了。
[0004]隨著閃存技術(shù)的發(fā)明，現(xiàn)在通常的實現(xiàn)方案是利用閃存來實現(xiàn)單調(diào)計數(shù)器。通常的實現(xiàn)方法是:利用閃存中的某一個“塊”直接存儲計數(shù)值，其中一個“塊”是指不同的存儲器根據(jù)各自的電氣特性定義的一段連續(xù)的存儲空間，例如128字節(jié)。每當需要計數(shù)時，要先對整個存儲計數(shù)值的“塊”進行擦除，之后將新的計數(shù)值寫入該“塊”，這樣該“塊”就完成了一次完整的擦寫過程。其中擦除操作必須針對整個“塊”進行，這是由于目前閃存的硬件特性決定的。閃存的可擦寫次數(shù)大概在10萬次，每計一次數(shù)就對進行了一次擦除操作，也就意味了當計數(shù)達到10萬次時，中的計數(shù)“塊”將不能繼續(xù)工作，如果需要繼續(xù)計數(shù)，就必須利用中的另一個“塊”來存儲計數(shù)值。這樣存儲器的存儲壽命就很有限，容易造成硬件設(shè)備的消耗和浪費。
[0005]此外，一種改進的基于閃存的單調(diào)計數(shù)方法是通過向閃存中的存儲塊寫“0”來實現(xiàn)計數(shù)，當該存儲塊寫滿“0”時，通過一次擦除操作將存儲塊中的存儲單元全部寫“ 1 ”，記錄擦除操作的次數(shù)，并再通過向存儲塊中寫“0”來計數(shù)，那么計數(shù)值為擦除次數(shù)乘以存儲塊存儲單元數(shù)再加上當前塊中“0”的個數(shù)。雖然這種方法提高了閃存的計數(shù)壽命，但是計數(shù)結(jié)果較復雜，并且還需要額外的存儲塊來存儲擦除次數(shù)，而閃存的硬件特性也決定了其很難與邏輯工藝兼容。


【發(fā)明內(nèi)容】

[0006]鑒于上述問題，本發(fā)明提供一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法。
[0007]一種單調(diào)計數(shù)器，其中，包括:
[0008]硬件計數(shù)模塊，實現(xiàn)硬件計數(shù)功能。
[0009]控制模塊，通過設(shè)定的計數(shù)算法向所述硬件計數(shù)模塊寫入相應(yīng)的計數(shù)值以實現(xiàn)單調(diào)計數(shù)，并讀出所述硬件計數(shù)模塊中的計數(shù)值；
[0010]其中，所述硬件計數(shù)模塊為非易失性靜態(tài)隨機訪問存儲器構(gòu)成的存儲陣列，且所述硬件計數(shù)模塊中的存儲陣列按位級直接可擦可寫。
[0011]上述的單調(diào)計數(shù)器，其中，所述設(shè)定的計數(shù)算法為單調(diào)遞增或單調(diào)遞減。
[0012]上述的單調(diào)計數(shù)器，其中，所述控制模塊為微控制器或微處理器。
[0013]上述的單調(diào)計數(shù)器，其中，所述非易失性靜態(tài)隨機訪問存儲器的非易失性由相變存儲器存儲單元、磁存儲器存儲單元、鐵電存儲器存儲單元、或可變電阻存儲器存儲單元來實現(xiàn)。
[0014]上述的單調(diào)計數(shù)器，其中，所述硬件計數(shù)模塊中的存儲單元為了層非易失性靜態(tài)隨機訪問存儲器單元；
[0015]其中，了為正整數(shù)。
[0016]一種單調(diào)計數(shù)方法，基于上述的單調(diào)計數(shù)器，所述方法包括:
[0017]所述控制模塊從所述硬件計數(shù)模塊中獲取一計數(shù)值八；
[0018]所述硬件計數(shù)模塊基于所述數(shù)值八的基礎(chǔ)上，以3作為步幅值進行單調(diào)計數(shù)；
[0019]當所述硬件計數(shù)模塊第一次計數(shù)時，所述數(shù)值八為設(shè)定的初始值，當所述硬件計數(shù)模塊第~次計數(shù)時，所述數(shù)值4為所述硬件計數(shù)模塊上一次計數(shù)操作的計數(shù)值；
[0020]其中，所述3為非零整數(shù)，所述八和所述~均為整數(shù)，且所述~大于1。
[0021]上述的單調(diào)計數(shù)器的實現(xiàn)方法，其中，所述3為正整數(shù)或負整數(shù)；
[0022]當3為正整數(shù)時，所述單調(diào)計數(shù)器為單調(diào)遞增計數(shù)器；
[0023]當3為負整數(shù)時，所述單調(diào)計數(shù)器為單調(diào)遞減計數(shù)器。
[0024]上述技術(shù)方案具有如下優(yōu)點或有益效果:
[0025]本發(fā)明提出的一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法，通過采用非易失性靜態(tài)隨機訪問存儲器作為單調(diào)計數(shù)器的硬件計數(shù)模塊，從而使得單調(diào)計數(shù)器結(jié)合了靜態(tài)隨機訪問存儲器讀取速度快、位級可擦可寫以及非易失性存儲單元的非易失性和壽命長的優(yōu)勢，有效地克服了現(xiàn)有技術(shù)中基于？匕也存儲芯片的單調(diào)計數(shù)器壽命短和擦寫速度慢的技術(shù)缺陷。同時，本發(fā)明基于新型存儲器技術(shù)的非易失性靜態(tài)隨機訪問存儲器工藝能夠與標準(:103工藝相兼容，便于集到成到系統(tǒng)級芯片中，適用于嵌入式應(yīng)用和安全芯片領(lǐng)域。

【專利附圖】

【附圖說明】
[0026]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0027]圖1是【背景技術(shù)】中的重放攻擊示意圖；
[0028]圖2是【背景技術(shù)】中的防重放攻擊示意圖；
[0029]圖3是本發(fā)明實施例中單調(diào)計數(shù)器的結(jié)構(gòu)示意圖；
[0030]圖4是本發(fā)明實施例中單調(diào)計數(shù)方法的流程示意圖；
[0031]圖5是本發(fā)明實施例中基于電阻型材料的叭3狀1存儲單元的電路結(jié)構(gòu)示意圖；
[0032]圖63-66是本發(fā)明單調(diào)計數(shù)器計數(shù)示意圖；
[0033]圖7是本發(fā)明實施例中基于多層非易失性存儲單元的單調(diào)計數(shù)器的電路結(jié)構(gòu)示意圖。

【具體實施方式】
[0034]下面結(jié)合附圖和具體的實施例對本發(fā)明作進一步的說明，但是不作為本發(fā)明的限定。
[0035]隨著新型存儲器工藝例如相變存儲器$(:狀的、磁存儲器(1狀的、鐵電存儲器(作狀的、可變電阻式存儲器狀1)等技術(shù)不斷成熟，利用其來實現(xiàn)單調(diào)計數(shù)器，可以解決？匕也單調(diào)計數(shù)器的可擦寫次數(shù)的限制，因為新型存儲器大多可以位級讀寫，并可以隨機存取。但與？匕也單調(diào)計數(shù)器一樣，為了使能達到更多的計數(shù)值以提高計數(shù)器芯片的壽命，必須增加更多的存儲單元，從而使得芯片面積很大，成本也隨之提高。
[0036]本發(fā)明提供一種單調(diào)計數(shù)器及單調(diào)計數(shù)的方法，其核心思想是通過采用非易失性靜態(tài)隨機訪問存儲器 0^011-^0181:116 81:^1:10 1^811(10111 ^00688 161110，簡稱作為單調(diào)計數(shù)器的硬件計數(shù)模塊，其結(jié)合了靜態(tài)隨機訪問存儲器)讀取速度快、性能高以及非易失性存儲單元的非易失性、數(shù)據(jù)保持時間長和壽命長以及最小擦寫單位小(位線)的優(yōu)勢，有效地克服了現(xiàn)有技術(shù)中基于存儲芯片的單調(diào)計數(shù)器壽命短和擦寫速度慢的技術(shù)缺陷。
[0037]具體的，本發(fā)明提供一種單調(diào)計數(shù)器，如圖3所示，包括，實現(xiàn)硬件計數(shù)功能的硬件計數(shù)模塊；以及通過設(shè)定的計數(shù)算法(只能單調(diào)遞增或只能單調(diào)遞減)向硬件計數(shù)模塊寫入相應(yīng)計數(shù)值以實現(xiàn)單調(diào)計數(shù)的控制模塊，且該控制模塊并可將硬件計數(shù)模塊中的計數(shù)值讀出并發(fā)送至上一級系統(tǒng)中；其中，硬件計數(shù)模塊為非易失性靜態(tài)隨機訪問存儲器構(gòu)成的存儲陣列，且硬件計數(shù)模塊中的存儲陣列按位級直接可擦可寫。
[0038]優(yōu)選的，控制模塊為微控制器或微處理器。
[0039]在本發(fā)明的實施例中，一個1^3狀1存儲單元由一個傳統(tǒng)的3狀1單元和一個新型存儲器存儲單元(非易失性存儲單元)組合構(gòu)成，不僅具備3狀1快速隨機訪問的特點，也具備新型存儲器非易失性的特性。在本發(fā)明的實施例中該叭3狀1存儲單元的非易失性特性可由相變存儲器存儲單元、磁存儲器存儲單元、鐵電存儲器(作狀的存儲單元或可變電阻式存儲器(如狀的存儲單元等實現(xiàn)。進一步的，為了提高集成度，可利用一個3狀1單元和了個新型存儲器存儲單元構(gòu)成一個了層1^3狀1單元結(jié)構(gòu)，即了個新型存儲器存儲單元復用一個3狀1單元，也就是說硬件計數(shù)模塊中的存儲單元為了層非易失性靜態(tài)隨機訪問存儲器單元，且了為正整數(shù)，從而節(jié)省芯片面積，達到更高的集成度。
[0040]本發(fā)明單調(diào)計數(shù)的過程如圖4所示，基于上述的單調(diào)計數(shù)器，該步驟包括:
[0041]步驟51:系統(tǒng)上電，控制模塊從硬件計數(shù)模塊中獲取計數(shù)值4 ；具體的，電啟動單調(diào)計數(shù)器后，控制模塊從硬件計數(shù)模塊中獲取計數(shù)值硬件計數(shù)模塊第一次計數(shù)時，數(shù)值4為設(shè)定的初始值，當硬件計數(shù)模塊第~次計數(shù)時，數(shù)值4為硬件計數(shù)模塊上一次計數(shù)操作的計數(shù)值；其中，八和~均為整數(shù)，且~大于1。
[0042]步驟32，當接收到計數(shù)請求時，硬件計數(shù)模塊基于數(shù)值八的基礎(chǔ)上，以3作為步幅值進行單調(diào)計數(shù)；其中，3為非零整數(shù)。在本發(fā)明的實施例中，當有計數(shù)請求時?？刂颇K控制計數(shù)器從八+3開始計數(shù)，以保證計數(shù)值單調(diào)。
[0043]在本發(fā)明的實施例中，3為正整數(shù)或負整數(shù)；當3為正整數(shù)時，單調(diào)計數(shù)器為單調(diào)遞增計數(shù)器；當3為負整數(shù)時，單調(diào)計數(shù)器為單調(diào)遞減計數(shù)器。
[0044]可選但非限制，￡1為1或-1。
[0045]本發(fā)明的單調(diào)計數(shù)器的實現(xiàn)方法，可通過直接向硬件計數(shù)模塊的1^3狀1存儲單元中寫入一個二進制計數(shù)值，實現(xiàn)一次硬件計數(shù)。
[0046]下面以電阻型新型存儲器為例做進一步闡述。
[0047]電阻型新型存儲器是指在不同條件下，存儲材料呈現(xiàn)不同電阻特性，通過不同阻值來存儲不同數(shù)據(jù)的非易失性存儲器。例如，相變存儲器中的相變材料在寫入電流不同時，可在晶態(tài)(低阻)和非晶態(tài)(高阻)之間轉(zhuǎn)換，實現(xiàn)“0”和“1”存儲；可變電阻式存儲器狀1)中的阻變材料在外加偏壓不同時，可在高低組態(tài)之間發(fā)生轉(zhuǎn)變，實現(xiàn)“0”和“1”存儲；磁存儲器(1狀1)中的磁隧道結(jié)包含固定磁層和自由磁層，自由磁層與固定磁層的磁場方向是否相同決定存儲單元呈現(xiàn)低阻態(tài)或高阻態(tài)，實現(xiàn)“0”和“ 1 ”存儲。由電阻型材料構(gòu)成的叭3狀1存儲單元的結(jié)構(gòu)可如圖5所示，其主要有兩個部分，第一部分為3狀1存儲單元1，另外一部分為電阻型材料構(gòu)成的非易失性單元2，還包括字線3和位線4，用以對3狀1單元進行尋址，非易失性選擇字線7用以尋址非易失性存儲單元2。
[0048]其中，3狀1存儲單元1可為傳統(tǒng)的6管3狀1單元，字線3和位線4控制對3狀1存儲單元的讀寫操作；非易失性存儲單元2可為2121？結(jié)構(gòu)，非易失性選擇字線7控制選擇電阻型材料5，由于兩個電阻型材料5阻值的差異，在3狀1單元上電后通過兩個0103反相器6的自鎖從而可以讀出存儲在電阻型材料5中的信息。由于不同電阻材料的寫入機制不一樣，圖5中并未給出向電阻型材料5中寫入數(shù)據(jù)的電路。
[0049]另一方面，對于計數(shù)單元而言，由個非易失性31^1存儲單元構(gòu)成的硬件計數(shù)模塊采用二進制計數(shù)法可以從0計數(shù)到2^1-1，如圖6所示的是由8個^31^1(1個字節(jié))單元構(gòu)成的硬件計數(shù)模塊，可以從0計數(shù)到255。如圖63所示的二進制計數(shù)值為001(^0100，轉(zhuǎn)換為十進制為計數(shù)值36。假設(shè)單調(diào)計數(shù)的步幅為5，那么控制模塊會將計數(shù)值41寫入該8位1^3狀1存儲單元中，即寫入二級制計數(shù)值0010」001，如圖66所示。
[0050]進一步的，為了降低存儲單元的面積，提高集成度，可采取了層叭31^1單元結(jié)構(gòu)，即了個非易失性存儲單元復用一個31^1的存儲單元，電路結(jié)構(gòu)如圖7所示，可見大大減少了晶體管數(shù)目，節(jié)省更多芯片面積。例如，對于一個8位的叭3狀1存儲單元，若每個叭3狀1單元包含8層非易失性單元，那么每個1^3狀1單元可以存儲8位數(shù)據(jù)，那么8位的8層11#狀1存儲單元可以從0計數(shù)到264-1。因此采用多層1^3狀1存儲單元結(jié)構(gòu)能夠大大降低了芯片的面積，減少成本；換言之，同樣的芯片面積下多層11#狀1結(jié)構(gòu)能夠達到更高的計數(shù)上限，大大提高單調(diào)計數(shù)器的使用壽命。
[0051]綜上所述，本發(fā)明的單調(diào)計數(shù)器及單調(diào)計數(shù)方法，利用11#狀1存儲單元實現(xiàn)硬件計數(shù)，結(jié)合了 SRAM讀取速度快，位級可寫以及非易失性存儲單元的非易失性和壽命長的優(yōu)勢，克服了現(xiàn)有技術(shù)中基于Flash存儲芯片的單調(diào)計數(shù)器壽命短和擦寫速度慢的技術(shù)缺陷。利用其來實現(xiàn)單調(diào)計數(shù)器，可以解決Flash單調(diào)計數(shù)器的最大可擦寫次數(shù)的限制，進一步提高了單調(diào)計數(shù)器的使用壽命。并且，本發(fā)明基于新型存儲器的nvSRAM工藝能夠兼容標準的CMOS工藝，因此本發(fā)明的單調(diào)技術(shù)器能夠集成到其他系統(tǒng)級的芯片內(nèi)，非常適用于嵌入式系統(tǒng)和安全芯片領(lǐng)域內(nèi)。
[0052]通過說明和附圖，給出了【具體實施方式】的特定結(jié)構(gòu)的典型實施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內(nèi)容并不作為局限。
[0053]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各中變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種單調(diào)計數(shù)器，其特征在于，包括: 硬件計數(shù)模塊，實現(xiàn)硬件計數(shù)功能。 控制模塊，通過設(shè)定的計數(shù)算法向所述硬件計數(shù)模塊寫入相應(yīng)的計數(shù)值以實現(xiàn)單調(diào)計數(shù)，并讀出所述硬件計數(shù)模塊中的計數(shù)值； 其中，所述硬件計數(shù)模塊為非易失性靜態(tài)隨機訪問存儲器構(gòu)成的存儲陣列，且所述硬件計數(shù)模塊中的存儲陣列按位級直接可擦可寫。
2.如權(quán)利要求1所述的單調(diào)計數(shù)器，其特征在于，所述設(shè)定的計數(shù)算法為單調(diào)遞增或單調(diào)遞減。
3.如權(quán)利要求1所述的單調(diào)計數(shù)器，其特征在于，所述控制模塊為微控制器或微處理器。
4.如權(quán)利要求1所述的單調(diào)計數(shù)器，其特征在于，所述非易失性靜態(tài)隨機訪問存儲器的非易失性由相變存儲器存儲單元、磁存儲器存儲單元、鐵電存儲器存儲單元、或可變電阻存儲器存儲單元來實現(xiàn)。
5.如權(quán)利要求1所述的單調(diào)計數(shù)器，其特征在于，所述硬件計數(shù)模塊中的存儲單元為了層非易失性靜態(tài)隨機訪問存儲器單元； 其中，了為正整數(shù)。
6.一種單調(diào)計數(shù)方法，其特征在于，基于如權(quán)利要求1-5中任意一項所述的單調(diào)計數(shù)器，所述方法包括: 所述控制模塊從所述硬件計數(shù)模塊中獲取一計數(shù)值八； 所述硬件計數(shù)模塊基于所述數(shù)值纟的基礎(chǔ)上，以3作為步幅值進行單調(diào)計數(shù)； 當所述硬件計數(shù)模塊第一次計數(shù)時，所述數(shù)值4為設(shè)定的初始值，當所述硬件計數(shù)模塊第~次計數(shù)時，所述數(shù)值4為所述硬件計數(shù)模塊上一次計數(shù)操作的計數(shù)值； 其中，所述3為非零整數(shù)，所述八和所述~均為整數(shù)，且所述~大于1。
7.如權(quán)利要求6所述的單調(diào)計數(shù)器的實現(xiàn)方法，其特征在于，所述3為正整數(shù)或負整數(shù)； 當3為正整數(shù)時，所述單調(diào)計數(shù)器為單調(diào)遞增計數(shù)器； 當3為負整數(shù)時，所述單調(diào)計數(shù)器為單調(diào)遞減計數(shù)器。
【文檔編號】G06F21/71GK104484624SQ201410777782
【公開日】2015年4月1日 申請日期:2014年12月15日 優(yōu)先權(quán)日:2014年12月15日
【發(fā)明者】景蔚亮, 葉勇 申請人:上海新儲集成電路有限公司