一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置制造方法
【專利摘要】本實(shí)用新型涉及一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置，包括：通過(guò)高速接口活動(dòng)對(duì)向插接以實(shí)現(xiàn)電性連接的第一印制電路板、第二印制電路板；第一印制電路板沿其縱長(zhǎng)延伸方向的邊緣設(shè)置DIMM插槽用以活動(dòng)收容內(nèi)存條，第二印制電路板反向于高速接口的一側(cè)表面設(shè)置主控芯片、至少一個(gè)閃存擴(kuò)展插座及至少一個(gè)電源接口，以及通過(guò)閃存擴(kuò)展插頭與閃存擴(kuò)展插座活動(dòng)電性連接的至少一個(gè)閃存擴(kuò)展印制電路板，閃存擴(kuò)展印制電路板至少設(shè)置一個(gè)閃存。本實(shí)用新型可實(shí)現(xiàn)對(duì)內(nèi)存條或閃存進(jìn)行自由地?cái)U(kuò)展升級(jí)，并形成疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置，從而縮小了整個(gè)非易失性存儲(chǔ)裝置的尺寸。
【專利說(shuō)明】一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及計(jì)算機(jī)存儲(chǔ)【技術(shù)領(lǐng)域】，尤其涉及一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ) 裝直。

【背景技術(shù)】
[0002] 由于非易失性存儲(chǔ)裝置（Non-volatile DIMM)具有在計(jì)算機(jī)異常掉電時(shí)，可將內(nèi) 存條中動(dòng)態(tài)運(yùn)行的數(shù)據(jù)備份至閃存；并可在計(jì)算機(jī)上電后，在主控芯片的控制下根據(jù)閃存 中數(shù)據(jù)狀態(tài)的標(biāo)志位信息，引導(dǎo)閃存中的數(shù)據(jù)重新加載至內(nèi)存條中，從而提高計(jì)算機(jī)系統(tǒng) 中數(shù)據(jù)的一致性。因此這種存儲(chǔ)裝置在大型服務(wù)器、通訊基站等對(duì)數(shù)據(jù)安全性要求較高的 場(chǎng)所具有廣泛的應(yīng)用，是今后計(jì)算機(jī)硬件技術(shù)發(fā)展的趨勢(shì)之一。
[0003] 現(xiàn)有技術(shù)中的非易失性存儲(chǔ)裝置通常由易失性存儲(chǔ)裝置(例如DRAM顆粒所組成 的內(nèi)存條)、非易失性存儲(chǔ)單元(例如NAND型或N0R型閃存)、支撐數(shù)據(jù)備份操作的備用電源 (例如超級(jí)電容)、用于控制數(shù)據(jù)備份與恢復(fù)操作的主控芯片，以及用于探測(cè)計(jì)算機(jī)是否發(fā) 生異常掉電及在掉電后為易失性存儲(chǔ)裝置及非易失性存儲(chǔ)裝置及主控芯片供電的電源檢 測(cè)控制模塊。
[0004] 這些芯片或存儲(chǔ)單元通常使用SMT (表面貼裝技術(shù)）固定地與一塊印制電路板電 性連接。因此，現(xiàn)有技術(shù)中的這種非易失性存儲(chǔ)裝置的結(jié)構(gòu)與尺寸往往比較大，同時(shí)也無(wú)法 對(duì)固定貼裝的閃存進(jìn)行升級(jí)，導(dǎo)致這種非易失性存儲(chǔ)裝置的適應(yīng)性較差。
[0005] 有鑒于此，有必要對(duì)現(xiàn)有技術(shù)中的非易失性存儲(chǔ)裝置予以改進(jìn)，以解決上述問(wèn)題。


【發(fā)明內(nèi)容】

[0006] 本實(shí)用新型的目的在于公開(kāi)一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置，以實(shí)現(xiàn)對(duì)內(nèi)存 條或閃存進(jìn)行擴(kuò)展升級(jí)，并縮小整個(gè)非易失性存儲(chǔ)裝置的尺寸。
[0007] 為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置，包括： 通過(guò)高速接口活動(dòng)對(duì)向插接以實(shí)現(xiàn)電性連接的第一印制電路板、第二印制電路板；其中，
[0008] 所述第一印制電路板沿其縱長(zhǎng)延伸方向的邊緣設(shè)置DIMM插槽用以活動(dòng)收容內(nèi)存 條，
[0009] 所述第二印制電路板反向于高速接口的一側(cè)表面設(shè)置主控芯片、至少一個(gè)閃存擴(kuò) 展插座及至少一個(gè)電源接口，以及通過(guò)閃存擴(kuò)展插頭與閃存擴(kuò)展插座活動(dòng)電性連接的至少 一個(gè)閃存擴(kuò)展印制電路板，所述閃存擴(kuò)展印制電路板至少設(shè)置一個(gè)閃存。
[0010] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述DMM插槽包括：R-DMM插槽、υ-DMM插槽、 S0-DIMM 插槽。
[0011] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述主控芯片包括FPGA芯片、ASIC芯片。
[0012] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述電源接口及閃存擴(kuò)展插座對(duì)稱設(shè)置在所述主 控芯片的兩側(cè)。
[0013] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述第二印制電路板沿其縱長(zhǎng)延伸方向的邊緣設(shè) 置一個(gè)PCI-E插頭。
[0014] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述第二印制電路板所活動(dòng)連接的閃存擴(kuò)展印制 電路板中的閃存容量與內(nèi)存條容量之比為2:1~1:1。
[0015] 作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述第二印制電路板所活動(dòng)連接的閃存擴(kuò)展印制 電路板中的閃存容量與內(nèi)存條容量之比為1. 2:1。
[0016] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：通過(guò)本實(shí)用新型，可實(shí)現(xiàn)對(duì)內(nèi)存條或 閃存進(jìn)行自由地?cái)U(kuò)展升級(jí)，并通過(guò)將第一印制電路板及第二印制電路板通過(guò)高速接口活動(dòng) 對(duì)向插接，以形成疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置，從而縮小了整個(gè)非易失性存儲(chǔ)裝置的尺 寸。

【專利附圖】

【附圖說(shuō)明】
[0017] 圖1為本實(shí)用新型一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置的裝配前的爆炸圖；
[0018] 圖2為圖1所示的具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置裝配后的側(cè)視圖；
[0019] 圖3為圖1中所示第二印制電路板一側(cè)的正視圖；
[0020] 圖4為圖1中所示第二印制電路板的另一側(cè)的正視圖；
[0021] 圖5為圖1中所示閃存擴(kuò)展印制電路板一側(cè)的正視圖。
[0022] 其中，說(shuō)明書中【具體實(shí)施方式】中的【專利附圖】

【附圖說(shuō)明】標(biāo)記如下：
[0023] 第一印制電路板-10 ;第二印制電路板-20 ;內(nèi)存條-30 ;閃存擴(kuò)展印制電路 板-40 ;閃存401 ;PCI-E插頭201 ;電源接口-202 ;主控芯片-205 ;閃存擴(kuò)展插座-204 ;DIMM 插槽-301 ;高速接口 -102、203 ;閃存擴(kuò)展插頭。

【具體實(shí)施方式】
[0024] 下面結(jié)合附圖所示的各實(shí)施方式對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明，但應(yīng)當(dāng)說(shuō)明的是， 這些實(shí)施方式并非對(duì)本實(shí)用新型的限制，本領(lǐng)域普通技術(shù)人員根據(jù)這些實(shí)施方式所作的功 能、方法、或者結(jié)構(gòu)上的等效變換或替代，均屬于本實(shí)用新型的保護(hù)范圍之內(nèi)。
[0025] 請(qǐng)參圖1至圖5所示的一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置的一種具體實(shí)施方 式。
[0026] 請(qǐng)參圖1、圖2及圖4所示，在本實(shí)施方式中，一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝 置100,包括：通過(guò)高速接口 102、203活動(dòng)對(duì)向插接以實(shí)現(xiàn)電性連接的第一印制電路板10、 第二印制電路板20。該高速接口 102、203基于JESD79通訊協(xié)議，并采用167pin的金屬觸 點(diǎn)，時(shí)鐘頻率為400MHZ，并可支持DDR3標(biāo)準(zhǔn)的內(nèi)存條30。
[0027] 具體的，該第一印制電路板10沿其縱長(zhǎng)延伸方向的邊緣設(shè)置DMM插槽301用以 活動(dòng)收容內(nèi)存條30。
[0028] 參圖3及圖5所示，所述第二印制電路板20反向于高速接口 203的一側(cè)表面設(shè)置 主控芯片205、至少一個(gè)閃存擴(kuò)展插座204及至少一個(gè)電源接口 202,以及通過(guò)閃存擴(kuò)展插 頭404與閃存擴(kuò)展插座204活動(dòng)電性連接的至少一個(gè)閃存擴(kuò)展印制電路板40。該閃存擴(kuò)展 印制電路板40至少設(shè)置一個(gè)閃存401。其中，該主控芯片205包括FPGA芯片、ASIC芯片， 并優(yōu)選為FPGA芯片。當(dāng)上述第一印制電路板10、第二印制電路板20通過(guò)高速接口 102、203 裝配后，形成相互平行的疊層結(jié)構(gòu)。
[0029] 同時(shí)，當(dāng)閃存擴(kuò)展印制電路板40通過(guò)閃存擴(kuò)展插頭404與閃存擴(kuò)展插座204活動(dòng) 插接后，其可與上述第一印制電路板10、第二印制電路板20形成彼此平行的疊層結(jié)構(gòu)(具 體參圖2所示)，從而降低了該具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100的尺寸，比較適合于在 計(jì)算機(jī)機(jī)箱的狹小空間中進(jìn)行安裝。
[0030] 進(jìn)一步的，該DIMM插槽301包括：R-DIMM插槽、U-DIMM插槽、S0-DIMM插槽，并優(yōu) 選為U-DMM插槽。
[0031] 具體的，在本實(shí)施方式中，閃存擴(kuò)展插頭404與閃存擴(kuò)展插座204優(yōu)選為基于0NFI 2. 2同步模式的FLASH接口，并采用60 pin的金屬觸點(diǎn)，時(shí)鐘頻率為100MHZ。
[0032] 在本實(shí)施方式中，該電源接口 202及閃存擴(kuò)展插座204對(duì)稱設(shè)置在所述主控芯片 205的兩側(cè)。具體的，該主控芯片205兩側(cè)分別設(shè)置一個(gè)電源接口 202及閃存擴(kuò)展插座204。 該電源接口 202通過(guò)纜線與電源轉(zhuǎn)換裝置(未示出）電性連接。通過(guò)電源接口 202可為整個(gè) 具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100提供3. 3V、1. 5V、1. 0 (至少兩路輸入)、1. 2V、1. 8V等 五種規(guī)格的直流電以及掉電信號(hào)（Power Down)。
[0033] 電源轉(zhuǎn)換裝置可設(shè)置于計(jì)算機(jī)的電源設(shè)備中，并首先通過(guò)電源設(shè)備中的變壓器將 220VAC轉(zhuǎn)換為+5VSB，然后通過(guò)電源轉(zhuǎn)換裝置將+5VSB通過(guò)升壓、降壓、穩(wěn)壓、濾波等電源變 換處理，從而形成上述五種規(guī)格的直流點(diǎn)。從而通過(guò)該電源接口 202為主控芯片205、內(nèi)存 條30、閃存401及其設(shè)置在第二印制電路板20上的電容、二極管、M0S管、電源管理芯片等 電子元件提供直流電源。
[0034] 同時(shí)，也可通過(guò)該電源接口 202及線纜電性連接超級(jí)電容(未示出），以在計(jì)算機(jī)發(fā) 生異常掉電時(shí)為該具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100提供后備的電力供應(yīng)。
[0035] 在本實(shí)施方式中，該第二印制電路板20活動(dòng)連接兩塊閃存印制電路板40,每個(gè)閃 存印制電路板40表面貼裝兩塊容量相等的NAND型閃存401。因此，當(dāng)我們需要對(duì)該整個(gè)具 疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100中的閃存401容量進(jìn)行升級(jí)時(shí)，可將某一閃存印制電路 板40整體移除，并替換為表面貼裝容量更大、帶寬更高的閃存401。同理所述，我們也可將 內(nèi)存條30從DIMM插槽301中移除，而將其替換為容量更高的內(nèi)存條。
[0036] 需要說(shuō)明的是，該NAND型閃存401不僅可以通過(guò)SMT (表面貼裝技術(shù))固定地貼裝 在閃存印制電路板40上，還可以在該閃存印制電路板40上固定設(shè)置并電性連接若干卡槽 (Socket)，從而通過(guò)卡槽活動(dòng)收容SD卡、TF卡或其他基于NAND閃存的非易失性的半導(dǎo)體 存儲(chǔ)器件。這樣可以通過(guò)更換SD卡以達(dá)到對(duì)整個(gè)具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100中 的非易失性存儲(chǔ)單元（由圖1中所示出的由若干閃存401所組成）的容量進(jìn)行更換、升級(jí)等 操作。
[0037] 具體的，該第二印制電路板20所活動(dòng)連接的閃存擴(kuò)展印制電路板40中的閃存容 量與內(nèi)存條30的容量之比為2:并進(jìn)一步優(yōu)選為1.2:1。
[0038] 在本實(shí)施方式中，所述第二印制電路板20沿其縱長(zhǎng)延伸方向的邊緣設(shè)置一個(gè) PCI-E插頭201。通過(guò)該P(yáng)CI-E插頭201可將整個(gè)具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100活 動(dòng)插接在計(jì)算機(jī)主板上的PCI-E插座(未示出）。當(dāng)計(jì)算機(jī)正常供電時(shí)，可將該具疊層結(jié)構(gòu) 的非易失性存儲(chǔ)裝置100當(dāng)作普通主存使用，并可通過(guò)PCI-E插頭201直接與CPU交換數(shù) 據(jù)及指令，當(dāng)計(jì)算機(jī)發(fā)生異常掉電時(shí)，可通過(guò)主控芯片205將內(nèi)存條30中的數(shù)據(jù)備份并行 地備份至閃存401中，從而保證了計(jì)算機(jī)系統(tǒng)數(shù)據(jù)的一致性，提高了計(jì)算機(jī)的安全性。
[0039] PCI-E采用雙向數(shù)據(jù)傳輸，類似于DRAM所采用的技術(shù)，即在一個(gè)時(shí)鐘的上升沿及 下降沿都可以傳輸數(shù)據(jù)。其可采用？(：14_1乂、？(：14_2乂、？(：14_4乂、？(：14_8乂、？(：14_16父等 各種標(biāo)準(zhǔn)。其中，PCI_E_16X的數(shù)據(jù)傳輸速率可達(dá)到4GB/秒，可適應(yīng)今后大容量?jī)?nèi)存條30 及大容量閃存401并行連接于主控芯片205時(shí)所產(chǎn)生的大流量的數(shù)據(jù)通訊需求。具體的， 在本實(shí)施方式中，該P(yáng)CI-E插頭201為PCI-E_4X。
[0040] 通過(guò)本實(shí)用新型，可實(shí)現(xiàn)對(duì)內(nèi)存條30或閃存401進(jìn)行自由地?cái)U(kuò)展升級(jí)，并通過(guò)將 第一印制電路板10及第二印制電路板20通過(guò)高速接口 102、203活動(dòng)對(duì)向插接，以形成疊 層結(jié)構(gòu)的非易失性存儲(chǔ)裝置100,從而縮小了整個(gè)非易失性存儲(chǔ)裝置100的尺寸。
[0041] 上文所列出的一系列的詳細(xì)說(shuō)明僅僅是針對(duì)本實(shí)用新型的可行性實(shí)施方式的具 體說(shuō)明，它們并非用以限制本實(shí)用新型的保護(hù)范圍，凡未脫離本實(shí)用新型技藝精神所作的 等效實(shí)施方式或變更均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。此外，應(yīng)當(dāng)理解，雖然本說(shuō)明 書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書的這 種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書作為一個(gè)整體，各實(shí)施例中 的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
【權(quán)利要求】
1. 一種具疊層結(jié)構(gòu)的非易失性存儲(chǔ)裝置（100)，其特征在于，包括：通過(guò)高速接口 (102、203 )活動(dòng)對(duì)向插接以實(shí)現(xiàn)電性連接的第一印制電路板（10 )、第二印制電路板（20 );其 中， 所述第一印制電路板（10)沿其縱長(zhǎng)延伸方向的邊緣設(shè)置DIMM插槽（301)用以活動(dòng)收 容內(nèi)存條（30)， 所述第二印制電路板（20)反向于高速接口（203)的一側(cè)表面設(shè)置主控芯片（205)、至 少一個(gè)閃存擴(kuò)展插座（204)及至少一個(gè)電源接口（202)，以及通過(guò)閃存擴(kuò)展插頭（404)與閃 存擴(kuò)展插座（204)活動(dòng)電性連接的至少一個(gè)閃存擴(kuò)展印制電路板（40)，所述閃存擴(kuò)展印制 電路板至少設(shè)置一個(gè)閃存（401)。
2. 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于，所述DIMM插槽（301)包括： R-DI麗插槽、U-DI麗插槽、SO-DI麗插槽。
3. 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于，所述主控芯片（205)包括 FPGA芯片、ASIC芯片。
4. 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于，所述電源接口（202)及閃存 擴(kuò)展插座（204 )對(duì)稱設(shè)置在所述主控芯片（205 )的兩側(cè)。
5. 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于，所述第二印制電路板（20) 沿其縱長(zhǎng)延伸方向的邊緣設(shè)置一個(gè)PCI-E插頭（201)。
6. 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于，所述第二印制電路板（20) 所活動(dòng)連接的閃存擴(kuò)展印制電路板（40)中的閃存容量與內(nèi)存條（30)容量之比為2:1~1:1。
7. 根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其特征在于，所述第二印制電路板（20) 所活動(dòng)連接的閃存擴(kuò)展印制電路板（40)中的閃存（401)容量與內(nèi)存條（30)容量之比為 1. 2:1。
【文檔編號(hào)】G06F1/18GK203870535SQ201420271430
【公開(kāi)日】2014年10月8日 申請(qǐng)日期:2014年5月26日 優(yōu)先權(quán)日:2014年5月26日
【發(fā)明者】李驚雷, 黃鵬 申請(qǐng)人:無(wú)錫云動(dòng)科技發(fā)展有限公司