一種載荷地面測試接口適配器的制造方法
【專利摘要】本實用新型公開了一種載荷地面測試接口適配器，它包括電源模塊、數(shù)傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數(shù)傳接收模塊和高速存儲模塊的電流輸入連接，數(shù)傳接收模塊通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換，數(shù)傳模塊與被測載荷連接進行數(shù)據(jù)交換，高速存儲模塊通過網(wǎng)絡與外部主控計算機連接進行數(shù)據(jù)交換。本實用新型用于模擬數(shù)傳設備，接收載荷數(shù)據(jù)并實時存儲，接收秒脈沖以及產(chǎn)生載荷需要的OC指令。
【專利說明】一種載荷地面測試接口適配器
【技術領域】
[0001]本實用新型涉及一種載荷地面測試接口適配器。
【背景技術】
[0002]人造衛(wèi)星是發(fā)射數(shù)量最多，發(fā)展最快的航天器，廣泛用于電信、氣象、資源普查和軍事偵察等領域?，F(xiàn)在人造衛(wèi)星主要由結構系統(tǒng)、推進系統(tǒng)、熱控系統(tǒng)、供配電系統(tǒng)、星物系統(tǒng)、遙測遙控系統(tǒng)、姿態(tài)軌道控制系統(tǒng)、數(shù)據(jù)傳輸系統(tǒng)和有效載荷等多個部分組成。其中有效載荷是衛(wèi)星中直接執(zhí)行特定任務的分系統(tǒng)是衛(wèi)星的核心部分，它是決定衛(wèi)星性能水平的主要分系統(tǒng)。而數(shù)據(jù)傳輸系統(tǒng)是實現(xiàn)有效載荷信息在空間與地面間實時傳輸?shù)年P鍵分系統(tǒng)。隨著衛(wèi)星性能和指標的提升，對有效載荷和數(shù)據(jù)傳輸系統(tǒng)也有了更高的要求。
[0003]由于衛(wèi)星在軌工作的特殊性，升空后對其維護極為困難。因此，發(fā)射前的地面測試工作顯得尤為重要。
實用新型內(nèi)容
[0004]本實用新型的目的在于克服現(xiàn)有技術的不足，提供一種載荷地面測試接口適配器，用于模擬數(shù)傳設備，接收載荷數(shù)據(jù)并實時存儲，接收秒脈沖以及產(chǎn)生載荷需要的OC指令。
[0005]本實用新型的目的是通過以下技術方案來實現(xiàn)的:一種載荷地面測試接口適配器，它包括電源模塊、數(shù)傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數(shù)傳接收模塊和高速存儲模塊的電流輸入連接，數(shù)傳接收模塊通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換，數(shù)傳模塊與被測載荷連接進行數(shù)據(jù)交換，高速存儲模塊通過網(wǎng)絡與外部主控計算機連接進行數(shù)據(jù)交換。
[0006]所述的機箱的前面板上設置有秒脈沖輸入接口、秒脈沖輸出接口、觸發(fā)脈沖輸出接口、ILVDS-A 接口、ILVDS-B 接口、2LVDS-A 接口、1LVDS-B 接口、OC 秒脈沖接口、LAN 接口、光口和LED狀態(tài)顯示器。
[0007]所述的機箱的后面板上設置有24V電源接口和接地接口。
[0008]所述的數(shù)傳模塊包括TTL電平輸入輸出電路、TTL電平驅(qū)動電路、秒脈沖輸入電路、電平轉(zhuǎn)換電路、LVDS數(shù)據(jù)輸入電路、LVDS驅(qū)動電路、OC指令輸出電路、OC驅(qū)動電路、第一處理器和第二處理器，第一處理器通過PHY芯片與LAN接口連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，TTL電平輸入輸出電路通過TTL電平驅(qū)動電路與第二處理器連接進行數(shù)據(jù)交換，秒脈沖輸入電路的輸出與電平轉(zhuǎn)換電路的輸入連接，電平轉(zhuǎn)換電路的輸出與第二處理器的輸入連接，LVDS數(shù)據(jù)輸入電路的輸出與LVDS驅(qū)動電路的輸入連接，LVDS驅(qū)動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅(qū)動電路的輸入連接，OC驅(qū)動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換。
[0009]所述的高速存儲模塊包括光纖收發(fā)器、存儲器、第三處理器和第四處理器，第三處理器通過PHY芯片與LAN接口連接，第三處理器通過EMIF接口與第四處理器連接進行數(shù)據(jù)交換，第四處理器通過光纖收發(fā)器與光口連接，第四處理器的顯示輸出與LED狀態(tài)顯示器的輸入連接，第四處理器與存儲器連接進行數(shù)據(jù)交換，第四處理器通過GTP接口與數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
[0010]所述的LVDS數(shù)據(jù)輸入電路包括兩路LVDS數(shù)據(jù)通路，每路LVDS數(shù)據(jù)通路具備兩個互為備份的A通道和B通道。
[0011 ] 所述的A通道和B通道均支持1/4/8對LVDS數(shù)據(jù)傳輸，每對LVDS數(shù)據(jù)傳輸速率小于等于125MHz，單通道LVDS最高接收數(shù)據(jù)的速率為1.0Gbps。
[0012]所述的OC指令輸出電路輸出16路載荷OC指令。
[0013]所述的OC指令輸出電路輸出的OC指令表現(xiàn)為脈沖形式。
[0014]所述的存儲器由32片MLC Nand Flash組成。
[0015]所述的第一處理器和第三處理器均包括C6455主處理芯片。
[0016]所述的第二處理器和第四處理器均由FPGA組成。
[0017]所述的數(shù)傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數(shù)據(jù)交換。
[0018]本實用新型的有益效果是:(I)數(shù)傳接收模塊和高速存儲模塊接收被測載荷數(shù)據(jù)并實時存儲；(2)秒脈沖收發(fā)電路可接收秒脈沖；(3)0C指令輸出電路可輸出被測載荷需要的OC指令。
【專利附圖】
【附圖說明】
[0019]圖1為本實用新型中機箱的前面板的示意圖；
[0020]圖2為本實用新型中機箱的后面板的示意圖；
[0021]圖3為本實用新型載荷地面測試接口適配器的原理框圖；
[0022]圖4為本實用新型中數(shù)傳接收模塊的原理框圖；
[0023]圖5為本實用新型中高速存儲模塊的原理框圖；
[0024]圖中，1-秒脈沖輸入接口，2-秒脈沖輸出接口，3-觸發(fā)脈沖輸出接口，4-1LVDS-A接口，5-1LVDS-B 接口，6-2LVDS-A 接口，7-1LVDS-B 接口，8-0C 秒脈沖接口，9-LAN 接口，10-光口，Il-LED顯示器，12-24V電源接口，13-接地接口。
【具體實施方式】
[0025]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0026]如圖1所示，所述的機箱的前面板上設置有秒脈沖輸入接口 1、秒脈沖輸出接口 2、觸發(fā)脈沖輸出接口 3、ILVDS-A 接口 4、ILVDS-B 接口 5、2LVDS_A 接口 6、ILVDS-B 接口 7、OC秒脈沖接口 8、LAN接口 9、光口 10和LED狀態(tài)顯示器11。
[0027]如圖2所示，所述的機箱的后面板上設置有24V電源接口 12和接地接口 13。
[0028]如圖3所示，一種載荷地面測試接口適配器，它包括電源模塊、數(shù)傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數(shù)傳接收模塊和高速存儲模塊的電流輸入連接，數(shù)傳接收模塊通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換，數(shù)傳模塊與被測載荷連接進行數(shù)據(jù)交換，高速存儲模塊通過網(wǎng)絡與外部主控計算機連接進行數(shù)據(jù)交換。
[0029]所述的高速存儲模塊可同時將接收的雙通道LVDS數(shù)據(jù)進行相互獨立的存儲。
[0030]所述的高速存儲模塊可實時糾錯。
[0031]所述的高速存儲模塊可同時對存儲的雙通道LVDS數(shù)據(jù)進行轉(zhuǎn)存。
[0032]所述的數(shù)傳接收模塊與存儲模塊之間的數(shù)據(jù)傳輸最高可實現(xiàn)7.2Gbps的有效傳輸速度，同時兩個模塊之間通過控制信號完成命令和參數(shù)的傳輸，存儲模塊通過千兆以太網(wǎng)實現(xiàn)數(shù)據(jù)轉(zhuǎn)儲功能，主控計算機通過千兆以太網(wǎng)實現(xiàn)數(shù)據(jù)存儲、轉(zhuǎn)儲和系統(tǒng)監(jiān)控功能。
[0033]如圖4所示，所述的數(shù)傳模塊包括TTL電平輸入輸出電路、TTL電平驅(qū)動電路、秒脈沖輸入電路、電平轉(zhuǎn)換電路、LVDS數(shù)據(jù)輸入電路、LVDS驅(qū)動電路、OC指令輸出電路、OC驅(qū)動電路、第一處理器和第二處理器，第一處理器通過PHY芯片與LAN接口 9連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，TTL電平輸入輸出電路通過TTL電平驅(qū)動電路與第二處理器連接進行數(shù)據(jù)交換，秒脈沖輸入電路的輸出與電平轉(zhuǎn)換電路的輸入連接，電平轉(zhuǎn)換電路的輸出與第二處理器的輸入連接，LVDS數(shù)據(jù)輸入電路的輸出與LVDS驅(qū)動電路的輸入連接，LVDS驅(qū)動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅(qū)動電路的輸入連接，OC驅(qū)動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換。
[0034]所述的LVDS數(shù)據(jù)輸入電路包括兩路LVDS數(shù)據(jù)通路，每路LVDS數(shù)據(jù)通路具備兩個互為備份的A通道和B通道，A通道和B通道同時工作。
[0035]所述的A通道和B通道均支持1/4/8對LVDS數(shù)據(jù)傳輸，每對LVDS數(shù)據(jù)傳輸速率小于等于125MHz，單通道LVDS最高接收數(shù)據(jù)的速率為1.0Gbps。
[0036]所述的OC指令輸出電路輸出16路載荷OC指令。
[0037]所述的OC指令輸出電路輸出的OC指令表現(xiàn)為脈沖形式，低電平導通有效，導通時間160ms± 10ms，導通電平小于等于0.4V 。
[0038]所述的存儲器由32片MLC Nand Flash組成。
[0039]所述的第一處理器包括C6455主處理芯片。
[0040]所述的第二處理器由FPGA組成。
[0041]所述的數(shù)傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數(shù)據(jù)交換。
[0042]所述的數(shù)傳接收模塊主要完成LVDS數(shù)據(jù)的接收、組幀、分流、緩存及傳輸存儲，以及RS422電平轉(zhuǎn)換和OC指令輸出等功能；第二處理器首先完成控制命令的解析和VDS接收通道的配置，然后將從LVDS數(shù)據(jù)輸入電路輸入的LVDS數(shù)據(jù)經(jīng)過一二級緩存后通過GTP接口將LVDS數(shù)據(jù)實時傳輸?shù)礁咚俅鎯δK；一級緩存的作用是為了匹配LVDS的數(shù)據(jù)傳輸通道，實現(xiàn)時鐘域的轉(zhuǎn)換和數(shù)據(jù)的可靠接收，二級緩存的作用是為了實現(xiàn)一級傳輸模塊的接口與GTP傳輸接口的匹配；LVDS數(shù)據(jù)輸入電路涉及到多時鐘域的轉(zhuǎn)換，采用兩級緩存的結構，實現(xiàn)數(shù)據(jù)的可靠接收和外傳。
[0043]如圖5所示，所述的高速存儲模塊包括光纖收發(fā)器、存儲器、第三處理器和第四處理器，第三處理器通過PHY芯片與LAN接口 9連接，第三處理器通過EMIF接口與第四處理器連接進行數(shù)據(jù)交換，第四處理器通過光纖收發(fā)器與光口 10連接，第四處理器的顯示輸出與LED狀態(tài)顯示器11的輸入連接，第四處理器與存儲器連接進行數(shù)據(jù)交換，第四處理器通過GTP接口與數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
[0044]所述的存儲器由32片MLC Nand Flash組成。
[0045]所述的第三處理器包括C6455主處理芯片。
[0046]所述的第四處理器由FPGA組成。
[0047]所述的存儲器包括LASH多級緩存子模塊、多級流水線控制器和流水線頂層控制器；FLASH多級緩存子模塊是由多個緩存單元組成，接受來自流水線頂層控制器的控制，多級流水線控制器是一組獨立的控制子模塊，包含兩個層次:一是邏輯層，完成該流水線與頂層控制器的接口交互、狀態(tài)反饋等功能，二是物理層，完成FLASH芯片的時序控制；流水線頂層控制器實現(xiàn)頂層控制，實現(xiàn)流水線管理等功能。
[0048]所述的高速存儲模塊根據(jù)主控計算機的控制命令，完成自測試、數(shù)據(jù)存儲、數(shù)據(jù)轉(zhuǎn)儲、文件管理等功能；高速存儲模塊首先完成主控計算機控制命令字的解析，并做好接收GTP數(shù)據(jù)的準備；第四處理器將來自數(shù)傳接收模塊的數(shù)據(jù)傳遞到存儲器，F(xiàn)LASH多級子模塊根據(jù)控制命令，將數(shù)據(jù)放到對應的緩存區(qū)中，流水線頂層控制器控制8級流水線完成相應的存儲操作，并給出相應的狀態(tài)信息。
[0049]所述的高速存儲模塊還可根據(jù)主控計算機的控制命令還可以完成數(shù)據(jù)轉(zhuǎn)儲操作，并按照幀結構完成組幀傳輸。
[0050]本實用新型的連接器、電阻、電容等至少采取II級降額，對于電容的耐壓值，則采取50%降額設計，對于連接器通過電流，至少采取70%降額設計。
[0051]本實用新型采用通過4芯電源連接器的方法將24V電源(24V)、24V地(24V_GND)連接到匯流條上，數(shù)字工作地與模擬工作地則在單板上已匯接，數(shù)字地與保護地在背板外用銅塊連接并連接在機架上，地線層邊應大于走線和元器件的邊界至少3_。
[0052]本實用新型的電源連接器選用有防反插功能的4芯電源插座。
【權利要求】
1.一種載荷地面測試接口適配器，其特征在于:它包括電源模塊、數(shù)傳接收模塊、高速存儲模塊和機箱，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數(shù)傳接收模塊和高速存儲模塊的電流輸入連接，數(shù)傳接收模塊通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換，數(shù)傳模塊與被測載荷連接進行數(shù)據(jù)交換，高速存儲模塊通過網(wǎng)絡與外部主控計算機連接進行數(shù)據(jù)交換； 所述的機箱的前面板上設置有秒脈沖輸入接口(1)、秒脈沖輸出接口(2)、觸發(fā)脈沖輸出接口(3)、11^05-六接口(4)、11^05-8接口(5)、21^05-六接口(6)、11^05-8接口(7)、0<:秒脈沖接口(8)、LAN接口(9)、光口(10)和LED狀態(tài)顯示器(11)； 所述的機箱的后面板上設置有24V電源接口(12)和接地接口(13)； 所述的數(shù)傳模塊包括TTL電平輸入輸出電路、TTL電平驅(qū)動電路、秒脈沖輸入電路、電平轉(zhuǎn)換電路、LVDS數(shù)據(jù)輸入電路、LVDS驅(qū)動電路、OC指令輸出電路、OC驅(qū)動電路、第一處理器和第二處理器，第一處理器通過PHY芯片與LAN接口(9)連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，TTL電平輸入輸出電路通過TTL電平驅(qū)動電路與第二處理器連接進行數(shù)據(jù)交換，秒脈沖輸入電路的輸出與電平轉(zhuǎn)換電路的輸入連接，電平轉(zhuǎn)換電路的輸出與第二處理器的輸入連接，LVDS數(shù)據(jù)輸入電路的輸出與LVDS驅(qū)動電路的輸入連接，LVDS驅(qū)動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅(qū)動電路的輸入連接，OC驅(qū)動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數(shù)據(jù)交換； 所述的高速存儲模塊包括光纖收發(fā)器、存儲器、第三處理器和第四處理器，第三處理器通過PHY芯片與LAN接口(9)連接，第三處理器通過EMIF接口與第四處理器連接進行數(shù)據(jù)交換，第四處理器通過光纖收發(fā)器與光口(10)連接，第四處理器的顯示輸出與LED狀態(tài)顯示器(11)的輸入連接，第四處理器與存儲器連接進行數(shù)據(jù)交換，第四處理器通過GTP接口與數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
2.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的LVDS數(shù)據(jù)輸入電路包括兩路LVDS數(shù)據(jù)通路，每路LVDS數(shù)據(jù)通路具備兩個互為備份的A通道和B通道。
3.根據(jù)權利要求2所述的一種載荷地面測試接口適配器，其特征在于:所述的A通道和B通道均支持1/4/8對LVDS數(shù)據(jù)傳輸，每對LVDS數(shù)據(jù)傳輸速率小于等于125MHz，單通道LVDS最高接收數(shù)據(jù)的速率為1.0Gbps。
4.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的OC指令輸出電路輸出16路載荷OC指令。
5.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的OC指令輸出電路輸出的OC指令表現(xiàn)為脈沖形式。
6.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的存儲器由 32 片 MLC Nand Flash 組成。
7.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的第一處理器和第三處理器均包括C6455主處理芯片。
8.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的第二處理器和第四處理器均由FPGA組成。
9.根據(jù)權利要求1所述的一種載荷地面測試接口適配器，其特征在于:所述的數(shù)傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數(shù)據(jù)交換。
【文檔編號】G06F13/16GK204203955SQ201420731317
【公開日】2015年3月11日 申請日期:2014年11月28日 優(yōu)先權日:2014年11月28日
【發(fā)明者】龍寧, 張星星 申請人:成都龍騰中遠信息技術有限公司