本發(fā)明涉及閃存(Flash Memory)的控制，尤其涉及一種用來管理一記憶裝置的方法以及其相關(guān)的記憶裝置與控制器。

背景技術(shù)：

近年來由于閃存的技術(shù)不斷地發(fā)展，各種可攜式記憶裝置(例如：符合SD/MMC、CF、MS、XD標(biāo)準(zhǔn)的記憶卡)被廣泛地實(shí)施于諸多應(yīng)用中。因此，這些可攜式記憶裝置中的閃存的訪問控制遂成為相當(dāng)熱門的議題。

以常用的NAND型閃存而言，其主要可區(qū)分為單階細(xì)胞(Single Level Cell,SLC)與多階細(xì)胞(Multiple Level Cell,MLC)兩大類的閃存。單階細(xì)胞閃存中的每個(gè)被當(dāng)作記憶細(xì)胞(Memory Cell；也可稱為「記憶單元」)的晶體管只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細(xì)胞閃存中的每個(gè)被當(dāng)作記憶細(xì)胞的晶體管的儲(chǔ)存能力則被充分利用，是采用較高的電壓來驅(qū)動(dòng)，以通過不同級(jí)別的電壓在一個(gè)晶體管中記錄多個(gè)位的信息(例如：00、01、11、10)；理論上，多階細(xì)胞閃存的記錄密度可以達(dá)到單階細(xì)胞閃存的記錄密度的兩倍以上，這對(duì)于曾經(jīng)在發(fā)展過程中遇到瓶頸的NAND型閃存的相關(guān)產(chǎn)業(yè)而言，是非常好的消息。

相較于單階細(xì)胞閃存，由于多階細(xì)胞閃存的價(jià)格較便宜，并且在有限的空間里可提供較大的容量，故多階細(xì)胞閃存很快地成為市面上的可攜式記憶裝置競相采用的主流。依據(jù)相關(guān)技術(shù)，由于某些類型的多階細(xì)胞閃存的運(yùn)作復(fù)雜，故某些問題就產(chǎn)生了。例如：采用這些類型的多階細(xì)胞閃存的傳統(tǒng)的記憶裝置在出廠前的初始化(Initialization；在某些狀況下也可稱為「開卡」)的時(shí)間會(huì)大幅地增加，使得相關(guān)成本(諸如時(shí)間成本、人力成本)也對(duì)應(yīng)地增加。因此，需要一種新穎的方法來加強(qiáng)對(duì)記憶裝置的控制，以在不產(chǎn)生副作用的狀況下提升初始化的效率。

技術(shù)實(shí)現(xiàn)要素：

因此，本發(fā)明的目的之一在于公開一種用來管理一記憶裝置的方法以及其相關(guān)的記憶裝置與控制器，以解決上述問題。

本發(fā)明的另一目的在于公開一種用來管理一記憶裝置的方法以及其相關(guān)的記憶裝置與控制器，以提升記憶裝置的運(yùn)作效能并節(jié)省相關(guān)成本(諸如時(shí)間成本、人力成本)。

本發(fā)明的至少一較佳實(shí)施例中公開一種用來管理一記憶裝置的方法，所述記憶裝置包括至少一非揮發(fā)性(Non-volatile,NV)存儲(chǔ)器組件，每一非揮發(fā)性存儲(chǔ)器組件包括多個(gè)區(qū)塊(Block)，所述方法包括有下列步驟：傳送一最后寫入指令至所述至少一非揮發(fā)性存儲(chǔ)器組件中的一特定非揮發(fā)性存儲(chǔ)器組件以寫入一組數(shù)據(jù)至所述特定非揮發(fā)性存儲(chǔ)器組件中的一特定區(qū)塊，而非傳送一第一寫入指令與一第二寫入指令中的任一者至所述特定非揮發(fā)性存儲(chǔ)器組件，其中所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令是分別用來在不同次將相同數(shù)據(jù)寫入所述至少一非揮發(fā)性存儲(chǔ)器組件中的相同位置，以確保所述相同數(shù)據(jù)被正確地儲(chǔ)存；以及在寫入所述組數(shù)據(jù)至所述特定區(qū)塊之后，傳送一讀取指令至所述特定非揮發(fā)性存儲(chǔ)器組件以自所述特定區(qū)塊讀取所述組數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，并檢查所述儲(chǔ)存數(shù)據(jù)是否和所述組數(shù)據(jù)吻合以判斷所述特定區(qū)塊是否為壞區(qū)塊。

本發(fā)明于公開上述方法的同時(shí)，也對(duì)應(yīng)地公開一種記憶裝置，包括有：至少一非揮發(fā)性存儲(chǔ)器組件，每一非揮發(fā)性存儲(chǔ)器組件包括多個(gè)區(qū)塊；以及一控制器，用來控制所述至少一非揮發(fā)性存儲(chǔ)器組件，所述控制器包括一處理單元，以依據(jù)內(nèi)嵌于所述處理單元或接收自所述處理單元之外的一程序代碼來管理所述記憶裝置。另外，所述控制器傳送一最后寫入指令至所述至少一非揮發(fā)性存儲(chǔ)器組件中的一特定非揮發(fā)性存儲(chǔ)器組件以寫入一組數(shù)據(jù)至所述特定非揮發(fā)性存儲(chǔ)器組件中的一特定區(qū)塊，而非傳送一第一寫入指令與一第二寫入指令中的任一者至所述特定非揮發(fā)性存儲(chǔ)器組件，其中所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令是分別用來在不同次將相同數(shù)據(jù)寫入所述至少一非揮發(fā)性存儲(chǔ)器組件中的相同位置，以確保所述相同數(shù)據(jù)被正確地儲(chǔ)存。此外，在寫入所述組數(shù)據(jù)至所述特定區(qū)塊之后，所述控 制器傳送一讀取指令至所述特定非揮發(fā)性存儲(chǔ)器組件以自所述特定區(qū)塊讀取所述組數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，并檢查所述儲(chǔ)存數(shù)據(jù)是否和所述組數(shù)據(jù)吻合以判斷所述特定區(qū)塊是否為壞區(qū)塊。

本發(fā)明于公開上述方法的同時(shí)，也對(duì)應(yīng)地公開一種記憶裝置的控制器，所述記憶裝置包括至少一非揮發(fā)性存儲(chǔ)器組件，每一非揮發(fā)性存儲(chǔ)器組件包括多個(gè)區(qū)塊，所述控制器包括有：一處理單元，用來依據(jù)內(nèi)嵌于所述處理單元或接收自所述處理單元之外的一程序代碼來管理所述記憶裝置。另外，所述控制器傳送一最后寫入指令至所述至少一非揮發(fā)性存儲(chǔ)器組件中的一特定非揮發(fā)性存儲(chǔ)器組件以寫入一組數(shù)據(jù)至所述特定非揮發(fā)性存儲(chǔ)器組件中的一特定區(qū)塊，而非傳送一第一寫入指令與一第二寫入指令中的任一者至所述特定非揮發(fā)性存儲(chǔ)器組件，其中所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令是分別用來在不同次將相同數(shù)據(jù)寫入所述至少一非揮發(fā)性存儲(chǔ)器組件中的相同位置，以確保所述相同數(shù)據(jù)被正確地儲(chǔ)存。此外，于寫入所述組數(shù)據(jù)至所述特定區(qū)塊之后，所述控制器傳送一讀取指令至所述特定非揮發(fā)性存儲(chǔ)器組件以自所述特定區(qū)塊讀取所述組數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，并檢查所述儲(chǔ)存數(shù)據(jù)是否和所述組數(shù)據(jù)吻合以判斷所述特定區(qū)塊是否為壞區(qū)塊。

本發(fā)明的有益之處是：相較于相關(guān)技術(shù)，本發(fā)明的方法、記憶裝置、與控制器可大幅地省下記憶裝置在出廠前的初始化(Initialization；在某些狀況下也可稱為「開卡」)的時(shí)間，其中上述的初始化通常在記憶裝置剛制造完成時(shí)進(jìn)行。因此，本發(fā)明公開較相關(guān)技術(shù)更佳的效能，并可節(jié)省相關(guān)成本(諸如時(shí)間成本、人力成本)。

附圖說明

圖1為依據(jù)本發(fā)明一第一實(shí)施例的一種記憶裝置的示意圖。

圖2為依據(jù)本發(fā)明一實(shí)施例的一種用來管理一記憶裝置的方法。

圖3繪示圖1所示的記憶裝置在一實(shí)施例中所涉及的控制方案。

圖4繪示圖1所示的記憶裝置在另一實(shí)施例中所涉及的控制方案。

圖5繪示圖2所示的方法在一實(shí)施例中所涉及的控制方案。

其中，附圖標(biāo)記說明如下：

100 記憶裝置

110 處理單元

120 揮發(fā)性存儲(chǔ)器

130 傳輸接口

140_0,140_1,…,140_N 非揮發(fā)性存儲(chǔ)器組件

150 總線

200 方法

210,220 步驟

AR,BR,CR,DR,ER,FR,GR 臨界值

具體實(shí)施方式

請(qǐng)參考圖1，其繪示依據(jù)本發(fā)明一第一實(shí)施例的一種記憶裝置100的示意圖。記憶裝置100包括：一處理單元110，一揮發(fā)性(Volatile)存儲(chǔ)器120，一傳輸接口130，多個(gè)非揮發(fā)性(Non-volatile,NV)存儲(chǔ)器組件140_0、140_1、…、與140_N(符號(hào)「N」代表一正整數(shù))諸如(N+1)個(gè)快閃芯片，以及一總線150。在典型狀況下，在傳輸接口130耦接至一主裝置(未顯示于圖1)之后，所述主裝置可通過傳輸接口130來存取(Access)記憶裝置100。舉例來說，所述主裝置可代表一個(gè)人計(jì)算機(jī)，例如一膝上型計(jì)算機(jī)或一桌面計(jì)算機(jī)。

處理單元110可依據(jù)內(nèi)嵌于處理單元110中或接收自處理單元110之外的程序代碼(未顯示)來管理記憶裝置100。例如：所述程序代碼可為內(nèi)嵌于處理單元110的硬件碼，尤其是一只讀存儲(chǔ)器碼(ROM code)。又例如：所述程序代碼可為接收自處理單元110之外的固件碼。尤其是，處理單元110是用來控制揮發(fā)性存儲(chǔ)器120、傳輸接口130、非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N、以及總線150。本實(shí)施例的處理單元110可為一高級(jí)縮減指令集計(jì)算機(jī)機(jī)器(Advanced Reduced Instruction Set Computer Machine,Advanced RISC Machine,ARM)處理器或一亞哥縮減指令集計(jì)算機(jī)核心(Argonaut RISC Core,ARC)處理器。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。依據(jù)本實(shí)施例的不同的變化例，處理單元110可為其它種處理器。依據(jù)本實(shí)施例的某 些的變化例，處理單元110可從記憶裝置100之外的一個(gè)外部電子裝置(諸如個(gè)人計(jì)算機(jī))接收某些指令，并且依據(jù)這些指令進(jìn)行記憶裝置100在出廠前的初始化(Initialization；在某些狀況下也可稱為「開卡」)，其中上述的初始化通常在記憶裝置100剛制造完成時(shí)進(jìn)行。此狀況下，執(zhí)行于所述外部電子裝置中關(guān)于對(duì)應(yīng)的初始化流程的程序也可視為上述的接收自處理單元110之外的程序代碼的例子。

另外，揮發(fā)性存儲(chǔ)器120可用來儲(chǔ)存一全局頁地址鏈結(jié)表(Global Page Address Linking Table)、所述主裝置所存取的數(shù)據(jù)、以及用來存取記憶裝置100的其它所需信息。本實(shí)施例的揮發(fā)性存儲(chǔ)器120可為一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory,DRAM)或一靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory,SRAM)。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。依據(jù)本實(shí)施例的不同的變化例，揮發(fā)性存儲(chǔ)器120可為其它種揮發(fā)性存儲(chǔ)器。例如：揮發(fā)性存儲(chǔ)器120可包括一靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory,SRAM)。

依據(jù)本實(shí)施例，圖1所示的傳輸接口130是用來傳輸數(shù)據(jù)以及所述主裝置與記憶裝置100之間的指令，其中傳輸接口130符合一特定通信標(biāo)準(zhǔn)諸如串行高級(jí)技術(shù)附件(Serial Advanced Technology Attachment,SATA)標(biāo)準(zhǔn)、并列高級(jí)技術(shù)附件(Parallel Advanced Technology Attachment,PATA)標(biāo)準(zhǔn)、或通用串行總線(Universal Serial Bus,USB)標(biāo)準(zhǔn)。例如：記憶裝置100是一設(shè)置于所述主裝置中的固態(tài)硬盤(Solid State Drive,SSD)，且所述特定通信標(biāo)準(zhǔn)可為用來實(shí)施所述主裝置的內(nèi)部通信的一些典型通信標(biāo)準(zhǔn)，諸如串行高級(jí)技術(shù)附件標(biāo)準(zhǔn)或并列高級(jí)技術(shù)附件標(biāo)準(zhǔn)。又例如：記憶裝置100是一固態(tài)硬盤且位于所述主裝置的外，并且所述特定通信標(biāo)準(zhǔn)可為用來實(shí)施所述主裝置的外部通信的一些典型通信標(biāo)準(zhǔn)，諸如通用串行總線標(biāo)準(zhǔn)。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。依據(jù)本實(shí)施例的不同的變化例，記憶裝置100可為一可攜式記憶裝置諸如一記憶卡，且所述特定通信標(biāo)準(zhǔn)可為用來實(shí)施一記憶卡的輸入/輸出接口的一些典型通信標(biāo)準(zhǔn)，諸如安全數(shù)碼(Secure Digital,SD)標(biāo)準(zhǔn)或小型快閃(Compact Flash,CF)標(biāo)準(zhǔn)。

另外，非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N是用來儲(chǔ)存數(shù)據(jù)，其中非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N可為(但不限于)NAND 型快閃芯片?？偩€150是用來耦接處理單元110、揮發(fā)性存儲(chǔ)器120、傳輸接口130、和非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N，以及用來進(jìn)行其通信。在本實(shí)施例中，圖1所示架構(gòu)中除了非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N之外的部分可整合成一控制器，尤其是一集成電路(Integrated Circuit,IC)諸如一控制器芯片，其中所述控制器是用來控制記憶裝置100中的至少一非揮發(fā)性存儲(chǔ)器組件諸如非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N，故可視為記憶裝置100的控制器。

在本實(shí)施例中，圖1所示的非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N中的每一非揮發(fā)性存儲(chǔ)器組件，諸如非揮發(fā)性存儲(chǔ)器組件140_n，可包括多個(gè)區(qū)塊(Block)，其中非揮發(fā)性存儲(chǔ)器組件140_n在本實(shí)施例中可稱為一快閃芯片，而索引n可代表落入?yún)^(qū)間[0,N]的范圍內(nèi)的任一整數(shù)。尤其是，每一區(qū)塊可包括多頁，而每一頁可包括多個(gè)區(qū)段。例如，一區(qū)段可為最小讀取單位。換言之，在一讀取運(yùn)作期間，處理單元110可讀取一個(gè)區(qū)段或多個(gè)區(qū)段。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。

圖2為依據(jù)本發(fā)明一實(shí)施例的一種用來管理一記憶裝置的方法200。所述方法可應(yīng)用于圖1所示的記憶裝置100，尤其是上述的控制器(例如：通過處理單元110執(zhí)行上述程序代碼的存儲(chǔ)器控制器)，其中執(zhí)行上述程序代碼的所述控制器是用來控制上述的至少一非揮發(fā)性存儲(chǔ)器組件諸如圖1所示的非揮發(fā)性存儲(chǔ)器組件140_0、140_1、…、與140_N。所述方法說明如下：

在步驟210中，所述控制器傳送一最后寫入指令至上述的至少一非揮發(fā)性存儲(chǔ)器組件中的一特定非揮發(fā)性存儲(chǔ)器組件(例如：非揮發(fā)性存儲(chǔ)器組件140_n)以寫入一組數(shù)據(jù)至所述特定非揮發(fā)性存儲(chǔ)器組件中的一特定區(qū)塊，而非傳送一第一寫入指令與一第二寫入指令中的任一者至所述特定非揮發(fā)性存儲(chǔ)器組件，其中所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令是分別用來在不同次將相同數(shù)據(jù)寫入上述的至少一非揮發(fā)性存儲(chǔ)器組件中的相同位置，以確保所述相同數(shù)據(jù)被正確地儲(chǔ)存。例如：所述組數(shù)據(jù)可包括一預(yù)定型樣(Pattern)的數(shù)據(jù)。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。

在步驟220中，在寫入所述組數(shù)據(jù)至所述特定區(qū)塊之后，所述控制器傳送一讀取指令至所述特定非揮發(fā)性存儲(chǔ)器組件以自所述特定區(qū)塊讀取所述組數(shù) 據(jù)的儲(chǔ)存數(shù)據(jù)(也就是說，所述組數(shù)據(jù)的儲(chǔ)存結(jié)果)，并檢查所述儲(chǔ)存數(shù)據(jù)是否和所述組數(shù)據(jù)吻合以判斷所述特定區(qū)塊是否為壞區(qū)塊。例如：當(dāng)所述儲(chǔ)存數(shù)據(jù)和所述組數(shù)據(jù)不吻合時(shí)，所述控制器判斷所述特定區(qū)塊為壞區(qū)塊，并可將所述特定區(qū)塊記錄為壞區(qū)塊。又例如：當(dāng)所述儲(chǔ)存數(shù)據(jù)和所述組數(shù)據(jù)吻合時(shí)，所述控制器判斷所述特定區(qū)塊為好區(qū)塊，并可將所述特定區(qū)塊記錄為好區(qū)塊。

在步驟230中，所述控制器檢查是否應(yīng)當(dāng)停止。當(dāng)偵測(cè)到應(yīng)當(dāng)停止時(shí)(例如：待檢查的區(qū)塊都檢查完畢)，則結(jié)束圖2所示的工作流程；否則，重新進(jìn)入步驟210。如圖2所示，步驟210與步驟220的運(yùn)作可以重復(fù)地進(jìn)行，以逐區(qū)塊地進(jìn)行多個(gè)區(qū)塊的質(zhì)量掃描測(cè)試，尤其是，所述控制器可逐區(qū)塊地進(jìn)行非揮發(fā)性存儲(chǔ)器組件140_n內(nèi)的至少一部分(例如：一部分區(qū)塊、或全部的區(qū)塊)的質(zhì)量掃描測(cè)試，直到非揮發(fā)性存儲(chǔ)器組件140_n內(nèi)的上述至少一部分(例如：一部分區(qū)塊、或全部的區(qū)塊)都檢查完畢。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。例如：所述控制器可逐區(qū)塊地進(jìn)行上述的至少一非揮發(fā)性存儲(chǔ)器組件內(nèi)的多個(gè)非揮發(fā)性存儲(chǔ)器組件(例如：一部分非揮發(fā)性存儲(chǔ)器組件、或全部的非揮發(fā)性存儲(chǔ)器組件)內(nèi)的全部的區(qū)塊的質(zhì)量掃描測(cè)試，直到上述的多個(gè)非揮發(fā)性存儲(chǔ)器元中的每一非揮發(fā)性存儲(chǔ)器組件內(nèi)的全部的區(qū)塊都檢查完畢。

依據(jù)本實(shí)施例，在上述的至少一非揮發(fā)性存儲(chǔ)器組件中的任一非揮發(fā)性存儲(chǔ)器組件的一區(qū)塊的一記憶細(xì)胞(Memory Cell)被用來儲(chǔ)存多個(gè)位的狀況下，所述多個(gè)位需被重復(fù)地寫入所述記憶細(xì)胞達(dá)一預(yù)定次數(shù)以使所述記憶細(xì)胞在所述特定非揮發(fā)性存儲(chǔ)器組件當(dāng)中被正確地程序化(Programmed)，以致所述多個(gè)位中的每一位均正確地儲(chǔ)存于所述記憶細(xì)胞以供進(jìn)一步讀取，其中所述預(yù)定次數(shù)大于一。尤其是，所述第一寫入指令是用來指示所述任一非揮發(fā)性存儲(chǔ)器組件中的一內(nèi)部控制電路第一次將所述多個(gè)位寫入所述記憶細(xì)胞，而所述第二寫入指令是用來指示所述內(nèi)部控制電路第二次將所述多個(gè)位寫入所述記憶細(xì)胞，且所述最后寫入指令是用來指示所述內(nèi)部控制電路末次將所述多個(gè)位寫入所述記憶細(xì)胞。例如：所述預(yù)定次數(shù)可等于三，并且所述最后寫入指令是用來指示所述內(nèi)部控制電路第三次將所述多個(gè)位寫入所述記憶細(xì)胞。

請(qǐng)注意，在本實(shí)施例中，針對(duì)寫入所述相同數(shù)據(jù)，所述內(nèi)部控制電路因應(yīng)所述第一寫入指令所進(jìn)行的運(yùn)作的忙碌時(shí)間通常小于所述內(nèi)部控制電路因應(yīng)所述第二寫入指令所進(jìn)行的運(yùn)作的忙碌時(shí)間，并且，針對(duì)寫入所述相同數(shù)據(jù)，所述內(nèi)部控制電路因應(yīng)所述第二寫入指令所進(jìn)行的運(yùn)作的忙碌時(shí)間通常小于所述內(nèi)部控制電路因應(yīng)所述最后寫入指令所進(jìn)行的運(yùn)作的忙碌時(shí)間，其中上述的忙碌時(shí)間可通過偵測(cè)所述特定非揮發(fā)性存儲(chǔ)器組件(例如：非揮發(fā)性存儲(chǔ)器組件140_n)所輸出的一忙碌信號(hào)而取得。尤其是，在上述所述特定區(qū)塊中的一記憶細(xì)胞(諸如上述的所述記憶細(xì)胞)的儲(chǔ)存容量大于一個(gè)位的狀況下，所述控制器可利用所述最后寫入指令控制所述記憶細(xì)胞只能處于對(duì)應(yīng)多個(gè)位的多個(gè)可程序化狀態(tài)中的一部分中的一狀態(tài)，而非所述多個(gè)可程序化狀態(tài)中的任一狀態(tài)。例如：所述多個(gè)可程序化狀態(tài)包括對(duì)應(yīng)三個(gè)位的八個(gè)可程序化狀態(tài)，而所述多個(gè)可程序化狀態(tài)中的上述所述部分內(nèi)的狀態(tài)的數(shù)量小于八，其中這八個(gè)可程序化狀態(tài)的總數(shù)對(duì)應(yīng)于23，也就是說，8。

如前面所述，圖2所示的方法200可應(yīng)用于圖1所示的記憶裝置100，尤其是上述的控制器(例如：通過處理單元110執(zhí)行上述程序代碼的存儲(chǔ)器控制器)。這只是為了說明的目的而已，并非對(duì)本發(fā)明的限制。依據(jù)本實(shí)施例的某些變化例，在處理單元110可從上述的外部電子裝置接收某些指令的狀況下，圖2所示的方法200也可應(yīng)用于所述外部電子裝置。

圖3繪示圖1所示的記憶裝置100在一實(shí)施例中所涉及的控制方案。依據(jù)本實(shí)施例，所述控制器可在需要時(shí)任意地使用所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令，而不受步驟210的限制。此狀況下，所述控制器可利用所述第一寫入指令、所述第二寫入指令、與所述最后寫入指令控制所述特定區(qū)塊中的所述記憶細(xì)胞處于所述多個(gè)可程序化狀態(tài)中的任一狀態(tài)，諸如圖3所示的八個(gè)曲線所代表的八個(gè)可程序化狀態(tài)中的任一狀態(tài)。請(qǐng)注意，所述控制器可依據(jù)多個(gè)臨界值{AR,BR,CR,DR,ER,FR,GR}來判斷所述特定區(qū)塊中的所述記憶細(xì)胞的目前的可程序化狀態(tài)(也就是說，所述特定區(qū)塊中的所述記憶細(xì)胞所儲(chǔ)存的信息)是所述多個(gè)可程序化狀態(tài)中的哪一狀態(tài)，取得儲(chǔ)存于所述記憶細(xì)胞中的全部位的數(shù)據(jù)(在本實(shí)施例中是三個(gè)位的數(shù)據(jù))。

圖4繪示圖1所示的記憶裝置100在另一實(shí)施例中所涉及的控制方案。依據(jù) 本實(shí)施例，所述控制器僅僅使用所述最后寫入指令。此狀況下，所述控制器利用所述最后寫入指令控制所述特定區(qū)塊中的所述記憶細(xì)胞處于所述多個(gè)可程序化狀態(tài)中的任一狀態(tài)，諸如圖4所示的八個(gè)曲線所代表的八個(gè)可程序化狀態(tài)中的任一狀態(tài)。請(qǐng)注意，由于所述控制器僅僅使用所述最后寫入指令，故圖4所示的八個(gè)曲線中的至少一部分并未彼此分離。因此，所述控制器往往無法依據(jù)所述臨界值{AR,BR,CR,DR,ER,FR,GR}來判斷所述特定區(qū)塊中的所述記憶細(xì)胞的目前的可程序化狀態(tài)(也就是說，所述特定區(qū)塊中的所述記憶細(xì)胞所儲(chǔ)存的信息)是所述多個(gè)可程序化狀態(tài)中的哪一狀態(tài)，也因此無法取得儲(chǔ)存于所述記憶細(xì)胞中的全部位的數(shù)據(jù)。

圖5繪示圖2所示的方法200在一實(shí)施例中所涉及的控制方案。依據(jù)本實(shí)施例，所述控制器僅僅使用所述最后寫入指令。此狀況下，所述控制器利用所述最后寫入指令控制所述特定區(qū)塊中的所述記憶細(xì)胞只能處于所述多個(gè)可程序化狀態(tài)中的所述部分中的一狀態(tài)，諸如圖5所示的三個(gè)曲線所代表的三個(gè)可程序化狀態(tài)中的任一狀態(tài)。請(qǐng)注意，依據(jù)所述記憶細(xì)胞中的所有位(在本實(shí)施例中是三個(gè)位)和所述多個(gè)可程序化狀態(tài)(在本實(shí)施例中是八個(gè)可程序化狀態(tài))之間的預(yù)定關(guān)系，所述控制器可通過利用所述組數(shù)據(jù)中的所述預(yù)定型樣控制所述特定區(qū)塊中的所述記憶細(xì)胞只能對(duì)應(yīng)于所述多個(gè)可程序化狀態(tài)中的所述部分中的一狀態(tài)，諸如圖5所示的三個(gè)曲線所代表的三個(gè)可程序化狀態(tài)中的任一狀態(tài)，使得圖5當(dāng)中全部有使用到的可程序化狀態(tài)的曲線均彼此分離。因此，所述控制器可以依據(jù)所述臨界值{AR,BR,CR,DR,ER,FR,GR}中的至少一部分來判斷所述特定區(qū)塊中的所述記憶細(xì)胞的目前的可程序化狀態(tài)(也就是說，所述特定區(qū)塊中的所述記憶細(xì)胞所儲(chǔ)存的信息)是所述多個(gè)可程序化狀態(tài)中的所述部分中的哪一狀態(tài)，也因此得以取得儲(chǔ)存于所述記憶細(xì)胞中的全部位的數(shù)據(jù)(在本實(shí)施例中是三個(gè)位的數(shù)據(jù))。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。