本發(fā)明涉及工業(yè)控制領(lǐng)域，尤其是一種FLASH存儲(chǔ)器分段智能啟動(dòng)模塊。

背景技術(shù)：

隨著現(xiàn)代科技的發(fā)展，工控領(lǐng)域?qū)崿F(xiàn)了自動(dòng)化，基于DSP處理器嵌入式設(shè)備模塊大量應(yīng)用，現(xiàn)代測(cè)控、工控等領(lǐng)域中廣泛應(yīng)用的DSP處理器智能控制模塊將DSP程序?qū)懙紽LASH存儲(chǔ)器并啟動(dòng)，用法比較單一，DSP處理器智能控制模塊的FLASH存儲(chǔ)器內(nèi)存一般比較大，許多應(yīng)用只用到較少部分，不僅造成FLASH存儲(chǔ)器資源浪費(fèi)，而且只能完成基本功能。

現(xiàn)代測(cè)控、工控等領(lǐng)域中基于DSP處理器嵌入式系統(tǒng)模塊很多，多數(shù)DSP處理器模塊的FLASH存儲(chǔ)器一般只用于程序啟動(dòng)和用戶數(shù)據(jù)保存，該模塊程序啟動(dòng)地址不能設(shè)置，復(fù)位重啟后只能運(yùn)行基本功能應(yīng)用程序，現(xiàn)有技術(shù)中公開了一種名稱為“一種FLASH加載的方法，申請(qǐng)?zhí)枮?3156457.7”的專利，公開了一種FLASH加載的技術(shù)方案。該方案主要講述了主控板通過設(shè)置邊界掃描測(cè)試總線掃描器件的測(cè)試端口信號(hào)線來設(shè)置各邊界掃描器引腳的狀態(tài)，在FLASH的引腳上模擬產(chǎn)生讀寫時(shí)序，實(shí)現(xiàn)FLASH加載，該發(fā)明主要概括了主控板通過邊界掃描測(cè)試總線加載不同從電路板上的FLASH的方法，該設(shè)計(jì)應(yīng)用屬于多個(gè)FLASH存儲(chǔ)器加載，而現(xiàn)在我們首先要解決的問題是單個(gè)FLASH存儲(chǔ)器資源浪費(fèi)以及功能不完善的問題。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)存在的不足，本發(fā)明提供了一種FLASH存儲(chǔ)器分段智能啟動(dòng)模塊，可為客戶提供多樣的啟動(dòng)方式、每種啟動(dòng)方式功能不同，還可提供板卡自檢測(cè)功能，便于實(shí)際應(yīng)用。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是，一種FLASH存儲(chǔ)器分段智能啟動(dòng)模塊，包括DSP處理器、CPLD 、FLASH存儲(chǔ)器和復(fù)位電路，所述的DSP處理器與CPLD單向電連接，DSP處理器與FLASH存儲(chǔ)器單向電連接，CPLD與FLASH存儲(chǔ)器單向電連接，CPLD與復(fù)位電路單向電連接。

本發(fā)明的有益效果是，一種FLASH存儲(chǔ)器分段智能啟動(dòng)模塊，利用了分段啟動(dòng)程序的優(yōu)點(diǎn)，充分利用了CPLD內(nèi)部豐富的硬件資源，便捷控制FLASH存儲(chǔ)器高位地址，實(shí)現(xiàn)了DSP處理器系統(tǒng)模塊全方位功能設(shè)計(jì)，在保證基本應(yīng)用程序容量的基礎(chǔ)上將FLASH分段，可以為客戶提供多樣的啟動(dòng)方式，在運(yùn)行不同的程序段時(shí)，模塊應(yīng)用功能多樣化，還可以為模塊預(yù)留自檢程序段，這樣可以隨時(shí)進(jìn)行模塊功能自檢，板卡狀態(tài)可控便于實(shí)際應(yīng)用。

附圖說明

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明。

圖1是本發(fā)明的工作原理框圖。

具體實(shí)施方式

參照附圖，一種FLASH存儲(chǔ)器分段智能啟動(dòng)模塊，包括DSP處理器、CPLD 、FLASH存儲(chǔ)器和復(fù)位電路，所述的DSP處理器與CPLD單向電連接，DSP處理器與FLASH存儲(chǔ)器單向電連接，CPLD與FLASH存儲(chǔ)器單向電連接，CPLD與復(fù)位電路單向電連接；

DSP處理器為DSP嵌入式系統(tǒng)，具備基本的供電、數(shù)據(jù)存儲(chǔ)器和具有EMIF并行讀寫總線的功能，用于程序運(yùn)行和數(shù)據(jù)處理，在工作過程中，DSP處理器通過EMIF總線，可對(duì)CPLD和FLASH存儲(chǔ)器分別進(jìn)行讀、寫操作；CPLD為普通3.3V LVTTL電平數(shù)字量IO接口，用于對(duì)FLASH存儲(chǔ)器的高位地址設(shè)置并鎖存，可不受板卡復(fù)位干擾，同時(shí)CPLD為復(fù)位電路提供MASTER RESET#主控信號(hào)；FLASH存儲(chǔ)器為3.3V LVTTL電平讀寫控制的NOR FLASH存儲(chǔ)器，是DSP處理器的程序存儲(chǔ)器，用于DSP處理模塊的程序存儲(chǔ)和啟動(dòng)，工作過程中，F(xiàn)LASH存儲(chǔ)器存儲(chǔ)DSP分段啟動(dòng)程序，所選啟動(dòng)程序段地址由DSP處理器寫操作CPLD設(shè)置并鎖存啟動(dòng)程序的段地址，該啟動(dòng)程序段地址鎖存后不受復(fù)位電路輸出的復(fù)位信號(hào)影響；復(fù)位電路為帶有3.3V LVTTL電平，MASTER RESET#主控輸入以及電壓監(jiān)控并可輸出150ms以上的復(fù)位信號(hào)，用于DSP處理器上電電壓監(jiān)控并提供輸入、輸出復(fù)位控制，工作過程中，上電期間提供3.3V電壓監(jiān)控并提供整板復(fù)位信號(hào)，板卡上電后，復(fù)位電路由DSP處理器寫操作CPLD，使CPLD輸出MASETR RESET#信號(hào)，MASETR RESET#可觸發(fā)復(fù)位電路復(fù)位，提供整板的復(fù)位信號(hào)，使DSP處理器復(fù)位重啟。

本發(fā)明的工作原理是，DSP處理器寫操作CPLD，使CPLD設(shè)置FLASH存儲(chǔ)器高位地址，以便進(jìn)行不同地址段的程序燒寫，燒寫完畢，DSP處理器先寫操作CPLD設(shè)置并鎖存FLASH存儲(chǔ)器高位地址，進(jìn)行啟動(dòng)程序的段地址選擇，DSP處理器再寫操作CPLD使復(fù)位電路輸出整板復(fù)位信號(hào)，DSP復(fù)位后即可按FLASH存儲(chǔ)器所選的程序啟動(dòng)地址段進(jìn)行啟動(dòng)，本發(fā)明FLASH分段啟動(dòng)設(shè)計(jì)能為客戶提供多樣的程序啟動(dòng)段，客戶可進(jìn)入多樣的客戶應(yīng)用程序段，也可進(jìn)入板卡自檢功能段， DSP嵌入式系統(tǒng)設(shè)備功能更為完善，使用十分方便。