本實(shí)用新型涉及一種基于HB6096總線的多路I/O控制裝置，屬于電力系統(tǒng)數(shù)據(jù)通信技術(shù)領(lǐng)域。

背景技術(shù)：

隨著計(jì)算機(jī)技術(shù)和電子信息技術(shù)的飛速發(fā)展和日益普及，數(shù)據(jù)采集不斷向多路、高速及智能化方向發(fā)展，尤其在電力、通信等領(lǐng)域，對(duì)數(shù)據(jù)采集的穩(wěn)定性、精確性及I/O可擴(kuò)展性要求日益增高。

智能變電站中的通信標(biāo)準(zhǔn)IEC61850，是采用特定的以太網(wǎng)格式的網(wǎng)絡(luò)報(bào)文，且大部分的設(shè)備都是采用通信速率為100Mbps的光纖以太網(wǎng)，要想對(duì)這些報(bào)文進(jìn)行可靠的采集和分析，必須要有可靠的數(shù)據(jù)傳輸通道。目前，智能變電站的數(shù)據(jù)傳輸采用CAN，DeviceNet，Delta V，Modubus等總線，但是，這些現(xiàn)場(chǎng)總線不具有更高的通信速率，已不能智能變電站對(duì)數(shù)據(jù)傳輸?shù)囊蟆?/p>

另外，當(dāng)前智能變電站正處在快速發(fā)展建設(shè)階段，站內(nèi)通信數(shù)據(jù)日益增漲，因此，對(duì)數(shù)據(jù)采集及分析設(shè)備的通信接口的擴(kuò)展性也提出了更高的要求，傳統(tǒng)方式將不適用于當(dāng)前智能變電站海量數(shù)據(jù)通信環(huán)境。

HB6096總線是一種單向廣播式標(biāo)準(zhǔn)的高速差分信號(hào)通信總線，其抗干擾能力強(qiáng)，具有技術(shù)成熟、簡(jiǎn)單有效、性能可靠、成本低廉等特性。為此本實(shí)用新型引入HB6096總線技術(shù)來替代原有的現(xiàn)場(chǎng)總線技術(shù)。

技術(shù)實(shí)現(xiàn)要素：

為克服上述現(xiàn)有技術(shù)存在的不足，本實(shí)用新型提供了一種基于HB6096總線的多路I/O控制裝置，其能夠滿足智能變電站中數(shù)據(jù)傳輸效率的要求。

本實(shí)用新型解決其技術(shù)問題所采取的技術(shù)方案是：基于HB6096總線的多路I/O控制裝置，其特征是，包括HB6096總線接口、FPGA芯片、JTAG配置芯片、EEPROM存儲(chǔ)器和I/O通道,所述FPGA芯片通過HB6096總線接口與HB6096總線連接，所述的JTAG配置芯片和EEPROM存儲(chǔ)器分別與FPGA芯片連接，所述FPGA芯片的輸出控制端與I/O通道的控制端連接。

優(yōu)選地，所述的FPGA芯片、JTAG配置芯片、EEPROM存儲(chǔ)器和I/O通道集成到I/O板上，所述I/O板有若干個(gè)，每個(gè)I/O板的所有I/O通道的一端與HB6096總線連接，另一端通過連接器與外部數(shù)據(jù)設(shè)備連接。

優(yōu)選地，所述HB6096總線與上層PC機(jī)連接。

優(yōu)選地，所述FPGA芯片通過總線驅(qū)動(dòng)器連接到HB6096總線。

優(yōu)選地，所述FPGA芯片采用Xilinx公司生產(chǎn)的型號(hào)為xqv600的FPGA芯片。

優(yōu)選地，該多路I/O控制裝置還包括復(fù)位芯片，所述復(fù)位芯片與FPGA芯片連接。

優(yōu)選地，該多路I/O控制裝置還包括時(shí)鐘，所述時(shí)鐘分別與HB6096總線接口和FPGA芯片連接。

優(yōu)選地，該多路I/O控制裝置還包括配置PROM，所述配置PROM與HB6096總線接口連接。

本實(shí)用新型的有益效果如下：

本實(shí)用新型采用FPGA和HB6096總線相結(jié)合，主要具備以下特點(diǎn)；1，采用標(biāo)準(zhǔn)的HB6096總線，摒棄了傳統(tǒng)的總線通信設(shè)計(jì)的方法，而采用FPGA實(shí)現(xiàn)HB6096協(xié)議，從而實(shí)現(xiàn)了實(shí)現(xiàn)了多路的HB6096總線通信；2，多個(gè)輸入輸出之間的邏輯關(guān)系可通過FPGA自行設(shè)定，既保證了FPGA芯片的可靠運(yùn)行又實(shí)現(xiàn)了多路HB6096數(shù)據(jù)的穩(wěn)定、實(shí)時(shí)接收。

本實(shí)用新型提供了一種更加穩(wěn)定可靠且擴(kuò)展性更強(qiáng)的多路I/O控制裝置，實(shí)現(xiàn)了快速傳輸，快速反饋的目的，降低了通信成本。本實(shí)用新型應(yīng)用到智能變電站報(bào)文采集與分析設(shè)備中，滿足了us級(jí)響應(yīng)時(shí)間的需求，同時(shí)可快速方便更改I/O控制邏輯，避免了需要重新設(shè)計(jì)電路周期長(zhǎng)，設(shè)計(jì)復(fù)雜等缺點(diǎn)，為設(shè)備接口擴(kuò)展升級(jí)提供了便利。

附圖說明

下面結(jié)合附圖對(duì)本實(shí)用新型進(jìn)一步說明：

圖1是本實(shí)用新型的結(jié)構(gòu)示意圖；

圖2是本實(shí)用新型所述I/O板的連接示意圖。

具體實(shí)施方式

為能清楚說明本方案的技術(shù)特點(diǎn)，下面通過具體實(shí)施方式，并結(jié)合其附圖，對(duì)本實(shí)用新型進(jìn)行詳細(xì)闡述。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本實(shí)用新型的不同結(jié)構(gòu)。為了簡(jiǎn)化本實(shí)用新型的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。此外，本實(shí)用新型可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本實(shí)用新型省略了對(duì)公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本實(shí)用新型。

如圖1和圖2所示，本實(shí)用新型的一種基于HB6096總線的多路I/O控制裝置，它包括HB6096總線接口、FPGA芯片、JTAG配置芯片、EEPROM存儲(chǔ)器和I/O通道,所述FPGA芯片通過HB6096總線接口與HB6096總線連接，所述的JTAG配置芯片和EEPROM存儲(chǔ)器分別與FPGA芯片連接，所述FPGA芯片的輸出控制端與I/O通道的控制端連接。

優(yōu)選地，所述的FPGA芯片、JTAG配置芯片、EEPROM存儲(chǔ)器和I/O通道集成到I/O板上，所述I/O板有若干個(gè)，每個(gè)I/O板的所有I/O通道的一端與HB6096總線連接，另一端通過連接器與外部數(shù)據(jù)設(shè)備連接。

優(yōu)選地，所述HB6096總線與上層PC機(jī)連接。上層PC機(jī)可對(duì)應(yīng)智能變電站中變電站管理單元，外部數(shù)據(jù)設(shè)備對(duì)應(yīng)變電站處理單元。

優(yōu)選地，所述FPGA芯片通過總線驅(qū)動(dòng)器連接到HB6096總線。

優(yōu)選地，所述FPGA芯片采用Xilinx公司生產(chǎn)的型號(hào)為xqv600的FPGA芯片。

優(yōu)選地，本實(shí)用新型還包括集成到I/O板上的復(fù)位芯片、時(shí)鐘和配置PROM，所述復(fù)位芯片與FPGA芯片連接，所述時(shí)鐘分別與HB6096總線接口和FPGA芯片連接，所述配置PROM與HB6096總線接口連接。

I/O控制裝置采用HB6096接口，I/O通道可由上層PC機(jī)通過TCP/IP接口，設(shè)置成輸入和輸出兩種狀態(tài)，同時(shí)可以修改輸入通道和輸出通道的關(guān)聯(lián)。當(dāng)輸入輸出接口狀態(tài)發(fā)生改變時(shí)，可以通過中斷方式回饋更新上層PC機(jī)顯示的所有通道狀態(tài)。

以Xilinx公司的FPGA芯片為控制核心，在外圍分別搭建包括HB6096接口，電源模塊，高速I/O接口，并且在本控制器中充分考慮電磁干擾對(duì)控制器的電源部分進(jìn)行設(shè)計(jì)時(shí)對(duì)各供電線路進(jìn)行了分區(qū)隔離。

FPGA通過VHDL編程以及硬件電路的優(yōu)化設(shè)計(jì)，每個(gè)通道可以對(duì)應(yīng)FPGA的兩個(gè)管腳，一個(gè)作為輸入，一個(gè)作為輸出?？紤]到通信控制可靠性，所有輸入通道都是以高電平為有效的，設(shè)輸出通道X對(duì)應(yīng)的有效輸入通道為NX，NX為8*16bit數(shù)，有效的輸入通道位為1，其余為0。NX存儲(chǔ)到相應(yīng)的EEPROM空間。

在具體應(yīng)用過程中，當(dāng)用戶需要更改I/O口邏輯時(shí)，不再需要重新設(shè)計(jì)電路，只需通過JTAG下載程序到FPGA中完成新的邏輯程序的更新。

本實(shí)用新型使在硬件總線傳輸信息通信的效率在單向傳輸方面速度提升1/3，如果考慮雙向通信時(shí)間成本，至少會(huì)節(jié)約1倍的時(shí)間成本，極大的減少通信時(shí)間，提高通訊效率。

本實(shí)用新型設(shè)置了JTAG配置芯片，可以根據(jù)用戶要求對(duì)其進(jìn)行配置，使其工作在符合要求的工作模式。

本實(shí)用新型采用FPGA和HB6096總線相結(jié)合，主要具備以下特點(diǎn)；1，采用標(biāo)準(zhǔn)的HB6096總線，摒棄了傳統(tǒng)的總線通信設(shè)計(jì)的方法，而采用FPGA實(shí)現(xiàn)HB6096協(xié)議，從而實(shí)現(xiàn)了實(shí)現(xiàn)了多路的HB6096總線通信；2，多個(gè)輸入輸出之間的邏輯關(guān)系可通過FPGA自行設(shè)定，既保證了FPGA芯片的可靠運(yùn)行又實(shí)現(xiàn)了多路HB6096數(shù)據(jù)的穩(wěn)定、實(shí)時(shí)接收。

本實(shí)用新型提供了一種更加穩(wěn)定可靠且擴(kuò)展性更強(qiáng)的多路I/O控制裝置，實(shí)現(xiàn)了快速傳輸，快速反饋的目的，降低了通信成本。本實(shí)用新型應(yīng)用到智能變電站報(bào)文采集與分析設(shè)備中，滿足了us級(jí)響應(yīng)時(shí)間的需求，同時(shí)可快速方便更改I/O控制邏輯，避免了需要重新設(shè)計(jì)電路周期長(zhǎng)，設(shè)計(jì)復(fù)雜等缺點(diǎn)，為設(shè)備接口擴(kuò)展升級(jí)提供了便利。

以上所述只是本實(shí)用新型的優(yōu)選實(shí)施方式，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也被視為本實(shí)用新型的保護(hù)范圍。