一種多路cpld測(cè)頻儀的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種多路CPLD測(cè)頻儀，包括CPLD控制器和單片機(jī)，CPLD控制器包括D觸發(fā)器、第一計(jì)數(shù)器、第二計(jì)數(shù)器、數(shù)控選通模塊和與門(mén)；第1、2、3...M被測(cè)信號(hào)輸入端與數(shù)控選通模塊的第1、2、3...M輸入端對(duì)應(yīng)連接；數(shù)控選通模塊的輸出端與第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接；數(shù)控選通模塊的數(shù)控選通端與單片機(jī)的輸出口相連接；第一計(jì)數(shù)器的清零端為測(cè)頻啟動(dòng)信號(hào)輸入端。本實(shí)用新型具有測(cè)量精度高、硬件電路簡(jiǎn)單，工作可靠性高，并且能同時(shí)對(duì)多路信號(hào)進(jìn)行測(cè)量的優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】
一種多路CPLD測(cè)頻儀
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種頻率測(cè)量?jī)x器，具體是一種采用CPLD硬件電路進(jìn)行多路信號(hào)頻率測(cè)量的測(cè)頻儀器，屬于信號(hào)測(cè)量技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]頻率測(cè)量對(duì)于非電參數(shù)的電測(cè)量非常重要，通?？赊D(zhuǎn)換成電脈沖信號(hào)的物理量都可以通過(guò)測(cè)量頻率的方法對(duì)其進(jìn)行測(cè)量。頻率測(cè)量原理通常分為兩種:測(cè)頻法和測(cè)周期法。測(cè)頻法就是在確定的閘門(mén)時(shí)間Tg內(nèi)，記錄被測(cè)信號(hào)的變化周期數(shù)(或脈沖個(gè)數(shù))Nx，則被測(cè)信號(hào)的頻率為:fx = Nx/Tg。測(cè)周期法需要有標(biāo)準(zhǔn)信號(hào)的頻率fs，在待測(cè)信號(hào)的一個(gè)周期Tx內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù)Ns，則被測(cè)信號(hào)的頻率為:fx = fs/Ns。這兩種方法的計(jì)數(shù)值會(huì)產(chǎn)生±1個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值有關(guān)。
[0003]此外，目前也存在另外一種測(cè)頻方法:多周期法。多周期法與測(cè)周期法原理較為接近，差別是其以被測(cè)信號(hào)的多個(gè)周期作為閘門(mén)時(shí)間，對(duì)標(biāo)準(zhǔn)信號(hào)進(jìn)行計(jì)數(shù)，相比測(cè)周期法，多周期法可以采集得到得更多的被測(cè)信號(hào)樣本，這有利于降低誤差，提高測(cè)量精度。但是現(xiàn)有技術(shù)中多周期法的實(shí)現(xiàn)硬件往往是以單片機(jī)為核心配合各外圍數(shù)字集成電路的測(cè)量系統(tǒng)，并且通常是采用單片機(jī)內(nèi)部的計(jì)數(shù)器對(duì)標(biāo)準(zhǔn)信號(hào)進(jìn)行計(jì)數(shù)測(cè)量，這導(dǎo)致現(xiàn)有技術(shù)中的上述方案存在以下缺陷(I)由于單片機(jī)內(nèi)部計(jì)數(shù)器計(jì)數(shù)容量較小，并且計(jì)數(shù)容量不能修改，這對(duì)于提高測(cè)量靈活性與精度是一種限制；(2)由于需要其他數(shù)字集成電路(主要是計(jì)數(shù)器芯片、各種門(mén)電路和觸發(fā)器芯片)相配合才能實(shí)現(xiàn)測(cè)量，這導(dǎo)致了電路設(shè)計(jì)復(fù)雜；(3)由于單片機(jī)工作可靠性低，某些情況下瞬間的復(fù)位也會(huì)造成嚴(yán)重后果，因此系統(tǒng)測(cè)量穩(wěn)定性不高，測(cè)量精度的提尚受限。
[0004]以上討論的是現(xiàn)有技術(shù)中實(shí)現(xiàn)測(cè)頻儀的核心硬件電路所具有的3項(xiàng)顯著缺陷，具體的以上述現(xiàn)有核心硬件電路為主要構(gòu)件實(shí)現(xiàn)的測(cè)頻儀器還存在以下缺陷:由于核心硬件電路只設(shè)計(jì)了一個(gè)被測(cè)信號(hào)輸入端(通常是計(jì)數(shù)單元的某個(gè)端口)，因此測(cè)頻儀也就只能在同一時(shí)刻對(duì)單個(gè)數(shù)字信號(hào)進(jìn)行測(cè)量，這往往難以滿(mǎn)足測(cè)量使用需求。
【實(shí)用新型內(nèi)容】
[0005]針對(duì)現(xiàn)有技術(shù)存在的上述不足，本實(shí)用新型的目的是:怎樣提供一種測(cè)量精度高、硬件電路簡(jiǎn)單，工作可靠性高，并且能同時(shí)對(duì)多路信號(hào)進(jìn)行測(cè)量的CPLD測(cè)頻模塊。
[0006]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用了以下的技術(shù)方案。
[0007]—種多路CPLD測(cè)頻儀，其特征在于:包括CPLD控制器和單片機(jī)，所述CPLD控制器包括D觸發(fā)器、第一計(jì)數(shù)器、第二計(jì)數(shù)器、數(shù)控選通模塊和與門(mén)；
[0008]所述與門(mén)具有三個(gè)輸入端;所述第一計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端、計(jì)數(shù)輸出端和進(jìn)位輸出端，所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端為上升沿觸發(fā)，第一計(jì)數(shù)器的清零端為高電平有效，第一計(jì)數(shù)器為二進(jìn)制加法計(jì)數(shù)器，第一計(jì)數(shù)器的最大計(jì)數(shù)值為N，第一計(jì)數(shù)器的最大計(jì)數(shù)值N為自然數(shù)，N>2;所述第二計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端和計(jì)數(shù)輸出端，所述第二計(jì)數(shù)器的清零端為高電平有效;所述D觸發(fā)器具有數(shù)據(jù)輸入端、清零端、時(shí)鐘輸入端和輸出端，D觸發(fā)器時(shí)鐘輸入端為上升沿觸發(fā)，D觸發(fā)器的清零端為高電平有效；
[0009]所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端與所述D觸發(fā)器的時(shí)鐘輸入端相連接;第1、2、3...M被測(cè)信號(hào)輸入端與數(shù)控選通模塊的第1、2、3...M輸入端對(duì)應(yīng)連接;數(shù)控選通模塊的輸出端與所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;數(shù)控選通模塊的數(shù)控選通端與單片機(jī)的輸出口相連接;所述第一計(jì)數(shù)器的清零端為測(cè)頻啟動(dòng)信號(hào)輸入端，所述第一計(jì)數(shù)器的清零端與所述D觸發(fā)器的清零端相連接;所述D觸發(fā)器的數(shù)據(jù)輸入端與電源正極VCC相連接；
[0010]所述與門(mén)的第一輸入端與分頻單元的輸出端相連接，所述分頻單元的輸入端與CPLD控制器內(nèi)部工作時(shí)鐘信號(hào)端相連接;所述與門(mén)的第二輸入端與所述D觸發(fā)器的輸出端相連接;所述第一計(jì)數(shù)器的進(jìn)位輸出端與非門(mén)的輸入端相連接，所述非門(mén)的輸出端與所述與門(mén)的第三輸入端相連接;所述與門(mén)的輸出端與所述第二計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;所述第二計(jì)數(shù)器的清零端與測(cè)頻啟動(dòng)信號(hào)輸入端相連接;所述單片機(jī)通過(guò)SPI串行通信接口與CPLD控制器實(shí)現(xiàn)電連接。
[0011]相比現(xiàn)有技術(shù)，本實(shí)用新型具有如下優(yōu)點(diǎn):
[0012]本實(shí)用新型中(I)對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)測(cè)量由第二計(jì)數(shù)器完成，對(duì)多個(gè)被測(cè)信號(hào)周期的測(cè)量以確定“閘門(mén)時(shí)間”由于第一計(jì)數(shù)器完成，由于CPLD內(nèi)部數(shù)字邏輯資源非常強(qiáng)大，實(shí)現(xiàn)上述兩個(gè)計(jì)數(shù)器都非常容易，并且可以根據(jù)測(cè)量需要確定計(jì)數(shù)容量，因此本實(shí)用新型具有測(cè)量精度和測(cè)量靈活性高的優(yōu)點(diǎn)；(2)本實(shí)用新型不需要外圍數(shù)字芯片的配合即可實(shí)現(xiàn)測(cè)量，因此具有電路結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)；(3)內(nèi)部計(jì)數(shù)測(cè)量由CPLD利用其豐富的內(nèi)部數(shù)字邏輯資源實(shí)現(xiàn)，由于是純數(shù)字電路硬件實(shí)現(xiàn)，使用芯片數(shù)量較少，因此運(yùn)行可靠性高，工作狀況穩(wěn)定。(在硬件設(shè)計(jì)上，單片機(jī)為核心的系統(tǒng)通常會(huì)采用大量數(shù)字芯片配合最小系統(tǒng)實(shí)現(xiàn)各種功能，這種硬件構(gòu)架往往存在測(cè)量精度低，穩(wěn)定性差，并且使用大量數(shù)字芯片實(shí)現(xiàn)某些單片機(jī)不容易實(shí)現(xiàn)的功能，因此PCB板的面積和布線難度都會(huì)增大，并且工作可靠性和設(shè)計(jì)效率都會(huì)受到限制。)(4)本實(shí)用新型利用數(shù)控選通模塊和單片機(jī)對(duì)多路被測(cè)信號(hào)進(jìn)行輪流選通，具有能同時(shí)對(duì)多路信號(hào)進(jìn)行測(cè)量的優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0013]圖1為本實(shí)用新型的電路結(jié)構(gòu)圖；
【具體實(shí)施方式】
[0014]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。
[0015]如圖1所示，本實(shí)用新型測(cè)頻儀可以分為兩大部分:核心測(cè)頻模塊部分和多路被測(cè)信號(hào)輪流選通部分:
[0016](— )核心測(cè)頻模塊部分
[0017]本核心測(cè)頻模塊只由一片核心芯片，也即是CPLD控制器構(gòu)成，(當(dāng)然還必須具備CPLD控制器工作所需的時(shí)鐘電路與電源電路等外圍電路)。
[0018]CPLD控制器內(nèi)部設(shè)置有D觸發(fā)器、第一計(jì)數(shù)器、第二計(jì)數(shù)器、數(shù)控選通模塊和與門(mén)；
[0019](I)與門(mén)為一個(gè)三輸入與門(mén)，該單元可以直接調(diào)用預(yù)定義門(mén)單元實(shí)現(xiàn)；
[0020](2)第一計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端、計(jì)數(shù)輸出端和進(jìn)位輸出端，第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端為上升沿觸發(fā)，第一計(jì)數(shù)器的清零端為高電平有效，第一計(jì)數(shù)器為二進(jìn)制加法計(jì)數(shù)器，它的最大計(jì)數(shù)值為N(該最大計(jì)數(shù)值可以根據(jù)需要進(jìn)行修改，具體的可以采用原理圖設(shè)計(jì)方式時(shí)調(diào)用不同計(jì)數(shù)容量的計(jì)數(shù)器即可，也可以在采用硬件描述語(yǔ)言實(shí)現(xiàn)時(shí)，修改代碼中的相應(yīng)參數(shù)，綜合工具便會(huì)得到相應(yīng)計(jì)數(shù)容量的計(jì)數(shù)器電路結(jié)構(gòu))。
[0021](3)第二計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端和計(jì)數(shù)輸出端，所述第二計(jì)數(shù)器的清零端為高電平有效；
[0022]上述兩個(gè)計(jì)數(shù)器單元可以利用原理圖設(shè)計(jì)方式調(diào)用計(jì)數(shù)器模塊來(lái)實(shí)現(xiàn)。也可以由硬件描述語(yǔ)言編程實(shí)現(xiàn)，并將其創(chuàng)建為原理圖符號(hào)以供調(diào)用，無(wú)論采用何種方式，最終都會(huì)被綜合工具綜合為網(wǎng)表電路結(jié)構(gòu)固化在CPLD芯片內(nèi)。
[0023](4)D觸發(fā)器具有數(shù)據(jù)輸入端、清零端、時(shí)鐘輸入端和輸出端，所述D觸發(fā)器時(shí)鐘輸入端為上升沿觸發(fā)，所述D觸發(fā)器的清零端為高電平有效;該單元可以由調(diào)用相應(yīng)原理圖單元實(shí)現(xiàn)。
[0024](5)分頻單元，可以利用原理圖設(shè)計(jì)方式調(diào)用分頻器模塊來(lái)實(shí)現(xiàn)。
[0025](二)多路被測(cè)信號(hào)輪流選通部分
[0026]包括數(shù)控選通模塊和單片機(jī)。數(shù)控選通模塊的實(shí)現(xiàn):在CPLD芯片內(nèi)部利用原理圖設(shè)計(jì)方式調(diào)用多路數(shù)據(jù)選擇器即可實(shí)現(xiàn)，例如將其設(shè)計(jì)為8輸入的數(shù)據(jù)選擇器，則需要據(jù)有A、B和C三個(gè)二進(jìn)制數(shù)控選通端，三位二進(jìn)制信號(hào)可以選通8通道中的一個(gè)通道，連接該輸入端至輸出。
[0027]各個(gè)單元之間的電路連接關(guān)系如下:
[0028]第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端與所述D觸發(fā)器的時(shí)鐘輸入端相連接；
[0029]第1、2、3...M被測(cè)信號(hào)輸入端與數(shù)控選通模塊的第1、2、3...M輸入端對(duì)應(yīng)連接;數(shù)控選通模塊的輸出端與所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;數(shù)控選通模塊的數(shù)控選通端與單片機(jī)的輸出口相連接;M為本實(shí)用新型多路測(cè)頻儀的被測(cè)信號(hào)數(shù)量。
[0030]第一計(jì)數(shù)器的清零端為測(cè)頻啟動(dòng)信號(hào)輸入端，第一計(jì)數(shù)器的清零端與D觸發(fā)器的清零端相連接;D觸發(fā)器的數(shù)據(jù)輸入端與電源正極VCC相連接；
[0031 ]與門(mén)的第一輸入端與分頻單元的輸出端相連接，分頻單元的輸入端與CPLD控制器內(nèi)部工作時(shí)鐘信號(hào)端相連接;與門(mén)的第二輸入端與所述D觸發(fā)器的輸出端相連接;第一計(jì)數(shù)器的進(jìn)位輸出端與非門(mén)的輸入端相連接，非門(mén)的輸出端與所述與門(mén)的第三輸入端相連接；
[0032]與門(mén)的輸出端與所述第二計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;第二計(jì)數(shù)器的清零端與測(cè)頻啟動(dòng)信號(hào)輸入端相連接。單片機(jī)通過(guò)SPI串行通信接口與CPLD控制器實(shí)現(xiàn)電連接。
[0033]為了輸入測(cè)頻啟動(dòng)信號(hào)，測(cè)頻啟動(dòng)信號(hào)輸入端與啟動(dòng)開(kāi)關(guān)相連接，啟動(dòng)開(kāi)關(guān)為撥碼開(kāi)關(guān)，可以輸出高低電平。輸入測(cè)頻啟動(dòng)信號(hào)也可以由單片機(jī)提供。
[0034]本實(shí)用新型工作原理如下:
[0035](一)單路信號(hào)測(cè)量原理
[0036](I)需要測(cè)頻時(shí)，撥動(dòng)啟動(dòng)開(kāi)關(guān)到輸出高電平位置，由于第一計(jì)數(shù)器的清零端、第二計(jì)數(shù)器的清零端和D觸發(fā)器的清零端均與啟動(dòng)開(kāi)關(guān)相連接，因此上述三個(gè)器件單元同時(shí)清零，這為測(cè)量做好準(zhǔn)備。
[0037](2)撥動(dòng)啟動(dòng)開(kāi)關(guān)到輸出低電平位置，上述三個(gè)器件的清零信號(hào)均消失，器件可以進(jìn)行其他動(dòng)作。
[0038](2)當(dāng)被測(cè)信號(hào)的第一個(gè)上升沿到達(dá)通過(guò)數(shù)控選通模塊到達(dá)第一計(jì)數(shù)器的時(shí)鐘輸入端和D觸發(fā)器的時(shí)鐘輸入端時(shí)，第一計(jì)數(shù)器開(kāi)始計(jì)數(shù)，同時(shí)D觸發(fā)器也開(kāi)始采集其數(shù)據(jù)輸入端的數(shù)據(jù)，由于D觸發(fā)器的數(shù)據(jù)輸入端與電源正極VCC相連接，因此D觸發(fā)器輸出端輸出高電平，并且此時(shí)第一計(jì)數(shù)器的進(jìn)位輸出端輸出低電平，該低電平被非門(mén)取反后為高電平，也即是此時(shí)三輸入與門(mén)的第二輸入端和第三輸入端均為高電平，因此分頻單元的輸出信號(hào)(標(biāo)準(zhǔn)信號(hào))可以被第二計(jì)數(shù)單元計(jì)數(shù)。
[0039](3)當(dāng)被測(cè)信號(hào)的第N個(gè)上升沿觸發(fā)第一計(jì)數(shù)單元計(jì)數(shù)達(dá)到最大計(jì)數(shù)值N時(shí)，第一計(jì)數(shù)單元的進(jìn)位輸出端輸出高電平，該高電平被非門(mén)取反后便使得標(biāo)準(zhǔn)信號(hào)無(wú)法通過(guò)與門(mén)，因此第二計(jì)數(shù)單元的計(jì)數(shù)輸出端信號(hào)停止變化，測(cè)量結(jié)束，設(shè)標(biāo)準(zhǔn)信號(hào)的頻率fs，在待測(cè)信號(hào)的N-1個(gè)周期(N-1)Tx內(nèi)，記錄標(biāo)準(zhǔn)信號(hào)的周期數(shù)Ns，則被測(cè)信號(hào)的頻率由以下公式確定:(N-l)/fx = Ns/fs。需要注意的是在上式中第一計(jì)數(shù)單元雖然記錄了被測(cè)信號(hào)的N個(gè)上升沿，但是實(shí)際測(cè)量時(shí)間(也即實(shí)際的閘門(mén)時(shí)間)卻只有被測(cè)信號(hào)完整的N-1個(gè)周期。N值的修改在上文中已經(jīng)闡述，這里不再詳論。
[0040]當(dāng)然第二計(jì)數(shù)單元輸出的僅僅是Ns的值，被測(cè)信號(hào)的頻率數(shù)值換算還要由其他智能部件來(lái)完成，例如可以采用宏單元調(diào)用的方式調(diào)用51核(相當(dāng)于單片機(jī)芯片的CPU)來(lái)完成上述換算，也可以直接利用單片機(jī)芯片來(lái)完成。本實(shí)用新型中此換算由單片機(jī)芯片完成。總之以CPLD控制器為主要構(gòu)件的核心測(cè)頻模塊部分基于多周期法的測(cè)頻模塊，可以精確的提供用于獲得被測(cè)信號(hào)頻率值的重要參數(shù):在待測(cè)信號(hào)的N-1個(gè)周期(N-1)Tx內(nèi)記錄標(biāo)準(zhǔn)信號(hào)的周期數(shù)Ns。而單片機(jī)通過(guò)SPI串行通信接口與CPLD控制器實(shí)現(xiàn)電連接，因此CPLD控制器可以將用于獲得被測(cè)信號(hào)頻率值的重要參數(shù)Ns傳遞給單片機(jī)，單片機(jī)換算后可以在顯示電路進(jìn)行顯示。
[0041 ] (二)多路信號(hào)的輪流選通
[0042]單片機(jī)向數(shù)控選通模塊的A、B和C三個(gè)二進(jìn)制數(shù)控選通端均輸入選通信號(hào)000時(shí)，數(shù)控選通模塊的第I輸入端便與數(shù)控選通模塊輸出端連通，那么第I被測(cè)信號(hào)便送入第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端，后續(xù)處理如前段單路被測(cè)信號(hào)處理過(guò)程所述，此處不再贅述。以此類(lèi)推當(dāng)單片機(jī)向數(shù)控選通模塊的A、B和C三個(gè)二進(jìn)制數(shù)控選通端均輸入選通信號(hào)001時(shí)，數(shù)控選通模塊的第2輸入端便與數(shù)控選通模塊輸出端連通，直至當(dāng)單片機(jī)向數(shù)控選通模塊的A、B和C三個(gè)二進(jìn)制數(shù)控選通端均輸入選通信號(hào)111時(shí):數(shù)控選通模塊的第8輸入端便與數(shù)控選通模塊輸出端連通。也即是每路被測(cè)信號(hào)被分時(shí)段輪流送入核心測(cè)頻模塊進(jìn)行處理最終完成結(jié)果顯示，由于信號(hào)輪換速度較快，并且CPLD為純硬件芯片對(duì)信號(hào)的處理速度和工作穩(wěn)定性都較高，因此完全可以實(shí)現(xiàn)較短時(shí)間內(nèi)完成多路信號(hào)的測(cè)量。當(dāng)然被測(cè)信號(hào)的數(shù)量(即上文所提及的參數(shù)M)也可以大于8或者小于8，這都可以根據(jù)需要適當(dāng)設(shè)置(在CPLD芯片內(nèi)部利用原理圖設(shè)計(jì)方式調(diào)用不同路數(shù)的數(shù)據(jù)據(jù)選擇器即可)。
[0043]最后說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本實(shí)用新型的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本實(shí)用新型技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
【主權(quán)項(xiàng)】
1.一種多路CPLD測(cè)頻儀，其特征在于:包括CPLD控制器和單片機(jī)，所述CPLD控制器包括D觸發(fā)器、第一計(jì)數(shù)器、第二計(jì)數(shù)器、數(shù)控選通模塊和與門(mén)； 所述與門(mén)具有三個(gè)輸入端;所述第一計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端、計(jì)數(shù)輸出端和進(jìn)位輸出端，所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端為上升沿觸發(fā)，第一計(jì)數(shù)器的清零端為高電平有效，第一計(jì)數(shù)器為二進(jìn)制加法計(jì)數(shù)器，第一計(jì)數(shù)器的最大計(jì)數(shù)值為N，第一計(jì)數(shù)器的最大計(jì)數(shù)值N為自然數(shù)，N>2;所述第二計(jì)數(shù)器具有計(jì)數(shù)時(shí)鐘輸入端、清零端和計(jì)數(shù)輸出端，所述第二計(jì)數(shù)器的清零端為高電平有效;所述D觸發(fā)器具有數(shù)據(jù)輸入端、清零端、時(shí)鐘輸入端和輸出端，D觸發(fā)器時(shí)鐘輸入端為上升沿觸發(fā)，D觸發(fā)器的清零端為高電平有效； 所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端與所述D觸發(fā)器的時(shí)鐘輸入端相連接;第1、2、3...M被測(cè)信號(hào)輸入端與數(shù)控選通模塊的第1、2、3...M輸入端對(duì)應(yīng)連接;數(shù)控選通模塊的輸出端與所述第一計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;數(shù)控選通模塊的數(shù)控選通端與單片機(jī)的輸出口相連接;所述第一計(jì)數(shù)器的清零端為測(cè)頻啟動(dòng)信號(hào)輸入端，所述第一計(jì)數(shù)器的清零端與所述D觸發(fā)器的清零端相連接;所述D觸發(fā)器的數(shù)據(jù)輸入端與電源正極VCC相連接； 所述與門(mén)的第一輸入端與分頻單元的輸出端相連接，所述分頻單元的輸入端與CPLD控制器內(nèi)部工作時(shí)鐘信號(hào)端相連接;所述與門(mén)的第二輸入端與所述D觸發(fā)器的輸出端相連接；所述第一計(jì)數(shù)器的進(jìn)位輸出端與非門(mén)的輸入端相連接，所述非門(mén)的輸出端與所述與門(mén)的第三輸入端相連接;所述與門(mén)的輸出端與所述第二計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘輸入端相連接;所述第二計(jì)數(shù)器的清零端與測(cè)頻啟動(dòng)信號(hào)輸入端相連接;所述單片機(jī)通過(guò)SPI串行通信接口與CPLD控制器實(shí)現(xiàn)電連接。
【文檔編號(hào)】G01R23/10GK205427041SQ201620208237
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2016年3月9日
【發(fā)明人】劉梅華
【申請(qǐng)人】重慶電子工程職業(yè)學(xué)院