本發(fā)明屬于測試治具領(lǐng)域，更具體地，涉及一種測試治具及測試系統(tǒng)。

背景技術(shù)：

電子產(chǎn)品的測試治具絕大多數(shù)都會使用可編程器件，其中，可編程器件大部分為fpga(fieldprogrammablegatearray)，即現(xiàn)場可編程門陣列。由于測試的產(chǎn)品不同，測試治具的fpga程序會進(jìn)行頻繁的程序燒錄。

圖1示出了現(xiàn)有技術(shù)中測試治具的結(jié)構(gòu)圖。如圖1所示，該測試治具10’包括串口模塊11’、fpga模塊12’以及串行存儲器13’，該測試治具10’通過串口模塊11’從計算機20’獲取編碼數(shù)據(jù)，fpga模塊12’將該編碼數(shù)據(jù)寫入存儲該編碼數(shù)據(jù)的串行存儲器13’中，即epcs(erasableprogrammableconfigurableserial)存儲器。

目前，當(dāng)測試治具10’中的編碼數(shù)據(jù)需要更新時，則需通過串口模塊11’(包括usb接口)從計算機20’重新獲取配置數(shù)據(jù)，以實現(xiàn)對配置數(shù)據(jù)的更新。若多個測試治具的fpga程序需要更新時，則每一個測試治具均需要人為進(jìn)行逐一更新操作，并且一次只能更新一個測試治具。而且更新的過程中必須在有電腦的情況下完成。如果測試治具數(shù)目較多的話，還需將測試治具拿到電腦所在的位置，并且逐一手動將已更新測試治具與電腦斷開，然后與未更新的測試治具連接進(jìn)行更新，耗時耗力。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種測試治具及系統(tǒng)。

根據(jù)本發(fā)明的一方面，提供一種測試治具，包括：接口模塊，經(jīng)由串行數(shù)據(jù)總線與相鄰的測試治具連接；串行存儲器，用于存儲待更新的編碼數(shù)據(jù)；現(xiàn)場可編程門陣列模塊，與所述接口模塊和串行存儲器連接，用于根據(jù)控制信號從所述串行存儲器獲取待更新的編碼數(shù)據(jù)，并經(jīng)由接口模塊發(fā)送至相鄰的測試治具。

優(yōu)選地，所述接口模塊為通用異步收發(fā)接口。

優(yōu)選地，所述測試治具還包括：使能模塊，用于向所述現(xiàn)場可編程門陣列模塊提供控制信號。

優(yōu)選地，所述現(xiàn)場可編程門陣列模塊包括：控制單元，與所述串行存儲器連接，用于對所述串行存儲器進(jìn)行讀取操作或?qū)懭氩僮?；?shù)據(jù)緩存器，與所述控制單元連接，用于緩存從所述串行存儲器中獲取的待更新的編碼數(shù)據(jù)。

優(yōu)選地，所述數(shù)據(jù)緩存器還用于緩存從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)。

優(yōu)選地，所述現(xiàn)場可編程門陣列模塊還用于將從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)寫入所述串行存儲器進(jìn)行更新。

優(yōu)選地，所述測試治具還包括：指示模塊，用于在所述待更新的編碼數(shù)據(jù)寫入所述串行存儲器后提供指示信號。

優(yōu)選地，所述串行存儲器為epcs存儲器。

優(yōu)選地，所述數(shù)據(jù)緩存器為fifo存儲器。

根據(jù)本發(fā)明的另一方面，提供一種測試系統(tǒng)，包括多個上述所述的測試治具，其中，多個測試治具之間通過串行數(shù)據(jù)總線連接，從已更新測試治具中獲取待更新編碼數(shù)據(jù)，并將所述待更新編碼數(shù)據(jù)經(jīng)由串行數(shù)據(jù)總線傳輸給相鄰的待更新測試治具進(jìn)行更新。

本發(fā)明實施例提供的測試治具及測試系統(tǒng)，將多個測試治具通過串行數(shù)據(jù)總線連接，已更新測試治具中控制單元從串行存儲器中獲取待更新編碼數(shù)據(jù)，并經(jīng)由數(shù)據(jù)緩存器、接口模塊傳輸至相鄰的待更新測試治具，待更新測試治具通過接口模塊將該待更新編碼數(shù)據(jù)緩存至數(shù)據(jù)緩存器中，再經(jīng)由控制單元寫入串行存儲器中，使待更新測試治具完成更新，可以便捷的完成多個測試治具的更新，提高效率。

附圖說明

通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中：

圖1示出了現(xiàn)有技術(shù)中測試治具的結(jié)構(gòu)圖；

圖2示出了根據(jù)本發(fā)明實施例提供的測試治具的結(jié)構(gòu)圖；

圖3示出了根據(jù)本發(fā)明實施例提供的程序燒錄系統(tǒng)的結(jié)構(gòu)圖。

具體實施方式

以下將參照附圖更詳細(xì)地描述本發(fā)明的各種實施例。在各個附圖中，相同的元件采用相同或類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。

本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。

圖2示出了根據(jù)本發(fā)明實施例提供的測試治具的結(jié)構(gòu)圖。如圖2所示，所述測試治具10，包括接口模塊11、現(xiàn)場可編程門陣列模塊12以及串行存儲器13。

其中，接口模塊11經(jīng)由串行數(shù)據(jù)總線與相鄰的測試治具連接。

在本實施例中，所述接口模塊為通用異步收發(fā)(universalasynchronousreceiver/transmitter，uart)接口。uart是一種通用串行數(shù)據(jù)總線，用于異步通信。串行數(shù)據(jù)總線雙向通信，可以實現(xiàn)全雙工傳輸和接收。

串行存儲器13用于存儲待更新的編碼數(shù)據(jù)。

在本實施例中，所述串行存儲器13為epcs(erasableprogrammableconfigurableserial)存儲器。

現(xiàn)場可編程門陣列(field－programmablegatearray，fpga)模塊12與所述接口模塊11和串行存儲器13連接，用于根據(jù)控制信號從所述串行存儲器13獲取待更新的編碼數(shù)據(jù)，并經(jīng)由接口模塊11發(fā)送至相鄰的測試治具。

在本實施例中，現(xiàn)場可編程門陣列模塊包括控制單元121和數(shù)據(jù)緩存器122。其中，控制單元121與所述串行存儲器13連接，用于對所述串行存儲器13進(jìn)行讀取操作或?qū)懭氩僮?；?shù)據(jù)緩存器122與所述控制單元連接，用于緩存從所述串行存儲器13中獲取的待更新的編碼數(shù)據(jù)；還用于緩存從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)。

在本實施例中，所述數(shù)據(jù)緩存器122為fifo(firstinfirstout，先進(jìn)先出)存儲器。

在一個優(yōu)選地實施例中，所述測試治具10還包括使能模塊14，用于向所述現(xiàn)場可編程門陣列模塊12提供控制信號。

在本實施例中，所述使能模塊14向所述現(xiàn)場可編程門陣列模塊12中的控制單元121發(fā)送控制信號，所述控制單元121根據(jù)該控制信號從所述串行存儲器13中獲取待更新的編碼數(shù)據(jù)。

在一個優(yōu)選地實施例中，所述現(xiàn)場可編程門陣列模塊12還用于將從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)寫入所述串行存儲器13進(jìn)行更新。

在一個優(yōu)選地實施例中，所述測試治具10還包括指示模塊15，用于在所述待更新的編碼數(shù)據(jù)寫入所述串行存儲器13后提供指示信號。

在本實施例中，該指示模塊15可以為指示燈，當(dāng)指示燈亮起時，表征已完成編碼數(shù)據(jù)的更新。

具體地，已更新測試治具的串行存儲器13內(nèi)存儲有待更新的編碼數(shù)據(jù)，當(dāng)已更新測試治具的使能模塊14向控制單元121發(fā)送控制信號時，控制單元121從串行存儲器13中獲取該待更新的編碼數(shù)據(jù)，并緩存到數(shù)據(jù)緩存器122中，然后通過接口模塊11將該待更新的編碼數(shù)據(jù)傳輸給待更新測試治具。待更新測試治具中的接口模塊接收該待更新的編碼數(shù)據(jù)并緩存至待更新測試治具的數(shù)據(jù)緩存器中，進(jìn)而待更新測試治具的控制單元將該待更新的編碼數(shù)據(jù)寫入待更新測試治具的串行存儲器中，完成更新，此時，待更新測試治具的指示模塊給出指示信號表明已完成更新。

本發(fā)明實施例提供的測試治具，可以通過串行數(shù)據(jù)總線與相鄰的測試治具連接，已更新測試治具的控制單元從串行存儲器中獲取待更新編碼數(shù)據(jù)，并經(jīng)由數(shù)據(jù)緩存器、接口模塊傳輸至相鄰的待更新測試治具，待更新測試治具通過接口模塊將該待更新編碼數(shù)據(jù)緩存至數(shù)據(jù)緩存器中，再經(jīng)由控制單元寫入串行存儲器中，使待更新測試治具完成更新，可以便捷的完成多個測試治具的更新，提高效率。

圖3示出了根據(jù)本發(fā)明實施例提供的測試系統(tǒng)的結(jié)構(gòu)圖。如圖3所示，所述測試系統(tǒng)包括多個測試治具，本實施例以4個測試治具為例進(jìn)行描述，但不局限于此。

所述測試系統(tǒng)包括第一測試治具10、第二測試治具20、第三測試治具30和第四測試治具40，其中，第一測試治具10、第二測試治具20、第三測試治具30和第四測試治具40之間通過串行數(shù)據(jù)總線連接，從已更新測試治具中獲取待更新編碼數(shù)據(jù)，并將所述待更新編碼數(shù)據(jù)經(jīng)由串行數(shù)據(jù)總線傳輸給相鄰的待更新測試治具進(jìn)行更新。

其中，第一測試治具10，包括接口模塊11、現(xiàn)場可編程門陣列模塊12以及串行存儲器13。

其中，接口模塊11經(jīng)由串行數(shù)據(jù)總線與相鄰的測試治具連接。

在本實施例中，所述接口模塊為通用異步收發(fā)(universalasynchronousreceiver/transmitter，uart)接口。uart是一種通用串行數(shù)據(jù)總線，用于異步通信。串行數(shù)據(jù)總線雙向通信，可以實現(xiàn)全雙工傳輸和接收。

串行存儲器13用于存儲待更新的編碼數(shù)據(jù)。

在本實施例中，所述串行存儲器13為epcs(erasableprogrammableconfigurableserial)存儲器。

現(xiàn)場可編程門陣列(field－programmablegatearray，fpga)模塊12與所述接口模塊11和串行存儲器13連接，用于根據(jù)控制信號從所述串行存儲器13獲取待更新的編碼數(shù)據(jù)，并經(jīng)由接口模塊11發(fā)送至相鄰的測試治具。

在本實施例中，現(xiàn)場可編程門陣列模塊包括控制單元121和數(shù)據(jù)緩存器122。其中，控制單元121與所述串行存儲器13連接，用于對所述串行存儲器13進(jìn)行讀取操作或?qū)懭氩僮鳎粩?shù)據(jù)緩存器122與所述控制單元連接，用于緩存從所述串行存儲器13中獲取的待更新的編碼數(shù)據(jù)；還用于緩存從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)。

在本實施例中，所述數(shù)據(jù)緩存器122為fifo(firstinfirstout，先進(jìn)先出)存儲器。

在一個優(yōu)選地實施例中，所述測試治具10還包括使能模塊14，用于向所述現(xiàn)場可編程門陣列模塊12提供控制信號。

在本實施例中，所述使能模塊14向所述現(xiàn)場可編程門陣列模塊12中的控制單元121發(fā)送控制信號，所述控制單元121根據(jù)該控制信號從所述串行存儲器13中獲取待更新的編碼數(shù)據(jù)。

在一個優(yōu)選地實施例中，所述現(xiàn)場可編程門陣列模塊12還用于將從相鄰的測試治具獲取的待更新的編碼數(shù)據(jù)寫入所述串行存儲器13進(jìn)行更新。

在一個優(yōu)選地實施例中，所述測試治具10還包括指示模塊15，用于在所述待更新的編碼數(shù)據(jù)寫入所述串行存儲器13后提供指示信號。

在本實施例中，該指示模塊15可以為指示燈，當(dāng)指示燈亮起時，表征已完成編碼數(shù)據(jù)的更新。

第二測試治具20、第三測試治具30以及第四測試治具40與第一測試治具10的結(jié)構(gòu)一樣，在此不再贅述。

如圖3所述，第一測試治具10為已更新測試治具。第一測試治具10的串行存儲器13內(nèi)存儲有待更新的編碼數(shù)據(jù)，當(dāng)?shù)谝粶y試治具10的使能模塊14向控制單元121發(fā)送控制信號時，控制單元121從串行存儲器13中獲取該待更新的編碼數(shù)據(jù)，并緩存到數(shù)據(jù)緩存器122中，然后通過接口模塊11將該待更新的編碼數(shù)據(jù)傳輸給第二測試治具20。第二測試治具的接口模塊21接收該待更新的編碼數(shù)據(jù)并緩存至第二測試治具20的數(shù)據(jù)緩存器222中，進(jìn)而第二測試治具20的控制單元221將該待更新的編碼數(shù)據(jù)寫入第二測試治具20的串行存儲器23中，完成更新。此時，第二測試治具20的指示模塊25給出指示信號表明已完成更新。

此時，第二測試治具20為已更新測試治具，當(dāng)?shù)诙y試治具20的使能模塊24向控制單元221發(fā)送控制信號時，控制單元221從串行存儲器23中獲取該待更新的編碼數(shù)據(jù)，并緩存到數(shù)據(jù)緩存器222中，然后通過接口模塊21將該待更新的編碼數(shù)據(jù)傳輸給第三測試治具30。第三測試治具的接口模塊31接收該待更新的編碼數(shù)據(jù)并緩存至第三測試治具30的數(shù)據(jù)緩存器322中，進(jìn)而第三測試治具30的控制單元321將該待更新的編碼數(shù)據(jù)寫入第三測試治具30的串行存儲器33中，完成更新。此時，第三測試治具30的指示模塊35給出指示信號表明已完成更新。

此時，第三測試治具30為已更新測試治具，當(dāng)?shù)谌郎y試治具30的使能模塊34向控制單元321發(fā)送控制信號時，控制單元321從串行存儲器33中獲取該待更新的編碼數(shù)據(jù)，并緩存到數(shù)據(jù)緩存器322中，然后通過接口模塊31將該待更新的編碼數(shù)據(jù)傳輸給第四測試治具40。第四測試治具的接口模塊41接收該待更新的編碼數(shù)據(jù)并緩存至第四測試治具40的數(shù)據(jù)緩存器422中，進(jìn)而第四測試治具40的控制單元421將該待更新的編碼數(shù)據(jù)寫入第四測試治具40的串行存儲器43中，完成更新。此時，第四測試治具40的指示模塊45給出指示信號表明已完成更新。

本發(fā)明實施例提供的測試系統(tǒng)，將多個測試治具通過串行數(shù)據(jù)總線連接，已更新測試治具中控制單元從串行存儲器中獲取待更新編碼數(shù)據(jù)，并經(jīng)由數(shù)據(jù)緩存器、接口模塊傳輸至相鄰的待更新測試治具，待更新測試治具通過接口模塊將該待更新編碼數(shù)據(jù)緩存至數(shù)據(jù)緩存器中，再經(jīng)由控制單元寫入串行存儲器中，使待更新測試治具完成更新，可以便捷的完成多個測試治具的更新，提高效率。

依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細(xì)節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。