国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種工藝參數(shù)波動(dòng)引起MOSFET性能變化的估計(jì)方法與流程

      文檔序號(hào):12034915閱讀:713來(lái)源:國(guó)知局

      本發(fā)明屬于半導(dǎo)體集成器件和電路設(shè)計(jì)自動(dòng)化技術(shù)領(lǐng)域,涉及一種工藝波動(dòng)引起mosfet性能變化的估計(jì)方法,具體涉及一種由于實(shí)際制造過程中一種或者多種工藝波動(dòng)源引起納米mosfet器件性能變化統(tǒng)計(jì)特性的快速、精確估計(jì)。



      背景技術(shù):

      隨著cmos集成電路進(jìn)入納米尺度(特別是目前最先進(jìn)的22nm以下的技術(shù)),集成電路的制造工藝總共將涉及幾千個(gè)不同的工藝步驟。在如此多的步驟中,通過諸如氧化、光刻、沉積等技術(shù)手段的物理化學(xué)過程將mosfet器件集成在半導(dǎo)體硅片上。然而,上述技術(shù)中實(shí)現(xiàn)的工藝過程對(duì)納米工藝尺度的mosfet器件工藝參數(shù)并不能做到十分精確的控制,導(dǎo)致mosfet器件和電路制造過程中的工藝波動(dòng)(工藝偏差)現(xiàn)象。這些現(xiàn)象主要包括:隨機(jī)摻雜效應(yīng)(rde)、線邊緣粗糙(ler)、金屬柵功函數(shù)變異(mg-wfv)等。這些工藝波動(dòng)現(xiàn)象將嚴(yán)重影響mosfet器件和cmos電路性能,導(dǎo)致實(shí)際制造的集成電路芯片(ic)性能的嚴(yán)重退化和成品率損失。

      至目前,盡管對(duì)這些工藝波動(dòng)的影響已經(jīng)進(jìn)行了較為廣泛的理論和實(shí)驗(yàn)研究,其主要方法是通過利用有限元方法的tcad軟件進(jìn)行mosfet器件的蒙特卡羅仿真,該過程的計(jì)算相當(dāng)?shù)膹?fù)雜費(fèi)時(shí),而且該軟件對(duì)數(shù)據(jù)的分析能力較為有限;再者是仿真得到的大量數(shù)據(jù)也很難判斷所服從統(tǒng)計(jì)分布,更沒有明確的統(tǒng)計(jì)理論指導(dǎo)驗(yàn)證猜測(cè)的統(tǒng)計(jì)分布是否可靠。因此采用比較快速精確的估計(jì)方法,并進(jìn)行統(tǒng)計(jì)學(xué)理論的檢驗(yàn),確定工藝波動(dòng)對(duì)納米mosfet器件和電路制造性能的影響是至關(guān)重要,這對(duì)在ic設(shè)計(jì)開發(fā)早期預(yù)測(cè)實(shí)際電路制造性能和成品率,縮短ic設(shè)計(jì)開發(fā)周期和成本都是有十分積極意義的。



      技術(shù)實(shí)現(xiàn)要素:

      針對(duì)現(xiàn)有技術(shù)的存在的不足,本發(fā)明提供了一種工藝參數(shù)波動(dòng)引起納米mosfet性能變化統(tǒng)計(jì)特性的快速、精確的估計(jì)方法,以替代現(xiàn)有主要依賴tcad軟件估計(jì)其性能變化的不足。

      本發(fā)明解決技術(shù)問題所采取的技術(shù)方案如下:一種工藝參數(shù)波動(dòng)引起mosfet性能的估計(jì)方法,包含如下步驟:

      通過hspice軟件,設(shè)定mosfet模型參數(shù)的其中一個(gè)或者多個(gè)變異參數(shù),根據(jù)實(shí)際工藝技術(shù)水平,確定三個(gè)標(biāo)準(zhǔn)差的大小,并進(jìn)行1000次以上的蒙特卡羅仿真。

      通過“l(fā)v”或“l(fā)x”變量,提取mosfet器件閾值電壓、柵電容,進(jìn)而描述mosfet器件性能參數(shù)及其變化。

      在matlab中安裝hspicetoolbox工具,將蒙特卡羅仿真產(chǎn)生的大量數(shù)據(jù)直接讀取到matlab中。

      將mosfet器件性能參數(shù)及其變化信息通過matlab軟件的hspicetoolbox工具,應(yīng)用其統(tǒng)計(jì)工具箱dfittool命令讀入,進(jìn)行概率密度函數(shù)和累積概率函數(shù)擬合并表征。

      本發(fā)明的有益效果:本發(fā)明能在cmos器件設(shè)計(jì)早期,快速精確地估計(jì)實(shí)際器件和電路的制造性能變化標(biāo)準(zhǔn)差和統(tǒng)計(jì)分布。

      附圖說(shuō)明

      圖1是本發(fā)明的技術(shù)路線和步驟說(shuō)明框圖。

      具體實(shí)施方式

      如圖1所示,本實(shí)施例具體步驟是:

      (1)根據(jù)具體納米工藝技術(shù)節(jié)點(diǎn),選擇適合的mosfet器件的bsim模型參數(shù),根據(jù)關(guān)注的實(shí)際工藝波動(dòng)效應(yīng)和波動(dòng)源,選擇受到影響的一個(gè)或者多個(gè)變異參數(shù),并設(shè)定mosfet模型參數(shù)的三個(gè)標(biāo)準(zhǔn)差的大小(該標(biāo)準(zhǔn)差由實(shí)際技術(shù)水平確定),通過hspice仿真軟件,進(jìn)行1000次以上的蒙特卡羅仿真,目的是讓其產(chǎn)生大量樣本數(shù)據(jù)預(yù)測(cè)實(shí)際制造結(jié)果。

      (2)對(duì)于mosfet器件和電路性能的統(tǒng)計(jì)分析,利用“l(fā)v”,“l(fā)x”等mosfet變量和函數(shù),提取mosfet器件閾值電壓(vth),柵電容(cgg、cgs、cgd)等多種內(nèi)部參數(shù),還可以利用其他各種性能參數(shù)與上述參數(shù)的解析關(guān)系,描述mosfet器件的如跨導(dǎo)(gm)、截止頻率獲取最大振蕩頻率(fmax)等變化的大量樣本數(shù)據(jù)。

      (3)在matlab中安裝hspicetoolbox工具箱,并利用loadsig、lssig、evalsig等函數(shù)將hspice蒙特卡羅仿真產(chǎn)生的文件中的大量樣本數(shù)據(jù)直接讀取并保存到matlab軟件的各個(gè)變量中。

      (4)應(yīng)用matlab的統(tǒng)計(jì)工具箱(可以使用dfittool命令打開),之后讀入上述(3)中保存在變量中的樣本數(shù)據(jù)集,選擇matlab中的各種不同的概率密度函數(shù)(pdf)和累積概率函數(shù)(cdf)進(jìn)行擬合,根據(jù)輸出擬合的結(jié)果判斷和選擇合適的統(tǒng)計(jì)分布并進(jìn)行表征。

      (5)對(duì)上述(4)中擬合的統(tǒng)計(jì)分布結(jié)果,進(jìn)行樣本數(shù)據(jù)的卡方檢驗(yàn)(將樣本輸入到excel表格中進(jìn)行)、柯爾莫諾夫-斯米爾諾夫檢驗(yàn)或秩和檢驗(yàn)(后兩個(gè)檢驗(yàn)可以直接在matlab中進(jìn)行),從統(tǒng)計(jì)理論的角度嚴(yán)格證明統(tǒng)計(jì)分布和擬合特性的有效性和正確性。

      本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到,以上實(shí)施步驟和方案僅是用來(lái)驗(yàn)證本發(fā)明,而并非作為對(duì)本發(fā)明的限定,只要是在本發(fā)明的范圍內(nèi),對(duì)以上實(shí)施步驟和方案的變化、變形都將落在本發(fā)明的保護(hù)范圍內(nèi)。



      技術(shù)特征:

      技術(shù)總結(jié)
      本發(fā)明公開了一種工藝參數(shù)波動(dòng)引起MOSFET性能變化的估計(jì)方法,該方法包括5個(gè)具體相互聯(lián)系又逐步深入的步驟:先利用HSPICE的蒙特卡羅仿真,提取器件性能參數(shù)的樣本數(shù)據(jù),利用HSPICE?Toolbox直接導(dǎo)入樣本數(shù)據(jù)至MATLAB中,利用統(tǒng)計(jì)工具箱擬合統(tǒng)計(jì)分布,最后通過卡方檢驗(yàn)等驗(yàn)證統(tǒng)計(jì)分布的正確性。本發(fā)明提供了一種在CMOS器件設(shè)計(jì)早期快速精確地估計(jì)實(shí)際器件和電路的制造性能變化標(biāo)準(zhǔn)差和統(tǒng)計(jì)分布的方法。

      技術(shù)研發(fā)人員:呂偉鋒;王光義;林彌;孫玲玲
      受保護(hù)的技術(shù)使用者:杭州電子科技大學(xué)
      技術(shù)研發(fā)日:2017.06.21
      技術(shù)公布日:2017.10.24
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1