本發(fā)明有關(guān)于快閃存儲(chǔ)器的存取控制，且尤指一種用來進(jìn)行快閃存儲(chǔ)器模塊之存取管理的方法、相關(guān)快閃存儲(chǔ)器控制器以及相關(guān)電子裝置。

背景技術(shù)：

1、存儲(chǔ)器技術(shù)的發(fā)展使得各種可攜式和非可攜式存儲(chǔ)器裝置(例如分別符合sd/mmc、cf、ms與xd規(guī)范的記憶卡、固態(tài)硬碟(solid?state?drive,ssd)或分別符合ufs或emmc規(guī)范的嵌入式存儲(chǔ)器裝置)可以被廣泛應(yīng)用，改善這些存儲(chǔ)器裝置中的存儲(chǔ)器存取控制仍然是本領(lǐng)域要解決的議題。

2、反及閘(nand)快閃存儲(chǔ)器可以包含有單層單元(single?level?cell,slc)快閃存儲(chǔ)器和多層單元(multiple?level?cell,mlc)快閃存儲(chǔ)器，在單層單元快閃存儲(chǔ)器中，用作存儲(chǔ)器單元的每個(gè)晶體管可以具有分別對(duì)應(yīng)于邏輯值0以及邏輯值1的兩個(gè)電荷值中的任一個(gè)電荷值，相比之下，多層單元快閃存儲(chǔ)器中用作存儲(chǔ)器單元的每個(gè)晶體管之儲(chǔ)存能力可以被充分利用，相較于單層單元快閃存儲(chǔ)器中的晶體管的驅(qū)動(dòng)電壓，多層單元快閃存儲(chǔ)器中的晶體管可以被更高的電壓所驅(qū)動(dòng)，且可以利用不同的電壓位準(zhǔn)來記錄至少兩個(gè)位元(例如00、01、11或10)的信息，從理論上來說，多層單元快閃存儲(chǔ)器的記錄密度可以達(dá)到至少兩倍于單層單元快閃存儲(chǔ)器的記錄密度，因此是反及閘快閃存儲(chǔ)器制造商的首選。

3、多層單元快閃存儲(chǔ)器的低成本和大容量意味著它比單層單元快閃存儲(chǔ)器更可應(yīng)用于存儲(chǔ)器裝置中，然而，多層單元快閃存儲(chǔ)器有不穩(wěn)定的問題，為了確保對(duì)存儲(chǔ)器裝置中的快閃存儲(chǔ)器的存取控制滿足相關(guān)規(guī)范，快閃存儲(chǔ)器的控制器可以具備某些管理機(jī)制以適當(dāng)?shù)毓芾頂?shù)據(jù)存取。

4、具有上述管理機(jī)制的現(xiàn)有存儲(chǔ)器裝置仍具有某些缺點(diǎn)，舉例來說，當(dāng)三層單元(triple?level?cell,tlc)快閃存儲(chǔ)器與四層單元(quad-level?cell,qlc)快閃存儲(chǔ)器應(yīng)用于存儲(chǔ)器裝置時(shí)，可能會(huì)出現(xiàn)某些問題，諸如位元錯(cuò)誤率增加。為了成功地對(duì)具有較高位元錯(cuò)誤率的數(shù)據(jù)進(jìn)行解碼，可能需進(jìn)行低密度同位檢查碼(low-density?parity-checkcode,ldpc)解碼方法，然而，低密度同位檢查碼解碼方法需要一符號(hào)位元(sign?bit)以及至少一軟位元(soft?bit)來對(duì)數(shù)據(jù)進(jìn)行解碼，其大幅增加了快閃存儲(chǔ)器接口的數(shù)據(jù)傳輸量，并因此影響了快閃存儲(chǔ)器的性能。

技術(shù)實(shí)現(xiàn)思路

1、因此，本發(fā)明的目的之一在于提供一種存儲(chǔ)器裝置的控制方法，其可有效地取得足夠信息來以較低數(shù)據(jù)傳輸量進(jìn)行解碼操作，以解決上述問題。

2、根據(jù)本發(fā)明一實(shí)施例，提供了一種快閃存儲(chǔ)器控制器的控制方法，其中快閃存儲(chǔ)器控制器系用以存取一快閃存儲(chǔ)器模塊，快閃存儲(chǔ)器模塊包含有至少一快閃存儲(chǔ)器芯片，至少一快閃存儲(chǔ)器芯片中的每一個(gè)快閃存儲(chǔ)器芯片包含有多個(gè)區(qū)塊，以及多個(gè)區(qū)塊中的每一個(gè)區(qū)塊包含有多個(gè)頁面。該控制方法包含有：將一第一讀取命令傳送至快閃存儲(chǔ)器模塊，其中第一讀取命令要求快閃存儲(chǔ)器模塊之一頁面的數(shù)據(jù)；因應(yīng)第一讀取命令來自快閃存儲(chǔ)器模塊接收第一讀出信息；對(duì)第一讀出信息進(jìn)行解碼；因應(yīng)第一讀取信息解碼失敗，將一第二讀取命令傳送至快閃存儲(chǔ)器模塊，其中第二讀取命令要求快閃存儲(chǔ)器模塊之頁面的軟信息，以及第二讀取命令包含有一壓縮模式指示器；因應(yīng)第二讀取命令來自快閃存儲(chǔ)器模塊接收第二讀出信息，其中第二讀出信息包含有一壓縮軟信息；對(duì)壓縮軟信息進(jìn)行解壓縮以產(chǎn)生軟信息；以及進(jìn)行一軟解碼方法來藉由軟信息第一讀出信息進(jìn)行解碼。

3、根據(jù)本發(fā)明一實(shí)施例，提供了一種快閃存儲(chǔ)器模塊的控制方法，其中快閃存儲(chǔ)器模塊包含有至少一快閃存儲(chǔ)器芯片，至少一快閃存儲(chǔ)器芯片中的每一個(gè)快閃存儲(chǔ)器芯片包含有多個(gè)區(qū)塊，以及多個(gè)區(qū)塊中的每一個(gè)區(qū)塊包含有多個(gè)頁面。該控制方法包含有：自一快閃存儲(chǔ)器控制器接收一讀取命令，其中讀取命令要求快閃存儲(chǔ)器模塊之一頁面的數(shù)據(jù)；讀取多個(gè)存儲(chǔ)器單元來產(chǎn)生包含有多個(gè)軟位元的軟信息，其中多個(gè)軟位元中的每一個(gè)軟位元系一強(qiáng)位元或一弱位元；對(duì)軟信息進(jìn)行壓縮以產(chǎn)生壓縮軟信息，其中壓縮軟信息包含有多個(gè)軟位元的多個(gè)弱位元位置；以及將包含有壓縮軟位元的第二讀出信息傳送至快閃存儲(chǔ)器控制器。

4、根據(jù)本發(fā)明一實(shí)施例，提供了一種包含有一快閃存儲(chǔ)器模塊與一快閃存儲(chǔ)器控制器的存儲(chǔ)器裝置?？扉W存儲(chǔ)器模塊包含有至少一快閃存儲(chǔ)器芯片，至少一快閃存儲(chǔ)器芯片中的每一個(gè)快閃存儲(chǔ)器芯片包含有多個(gè)區(qū)塊。快閃存儲(chǔ)器控制器系用以存取快閃存儲(chǔ)器模塊。在存儲(chǔ)器裝置的操作中，快閃存儲(chǔ)器控制器將一讀取命令傳送至快閃存儲(chǔ)器模塊，讀取命令要求快閃存儲(chǔ)器模塊之一頁面的數(shù)據(jù)；在自快閃存儲(chǔ)器控制器接收讀取命令之后，快閃存儲(chǔ)器模塊讀取多個(gè)存儲(chǔ)器單元以產(chǎn)生包含有多個(gè)軟位元的軟信息，多個(gè)軟位元中的每一個(gè)軟位元系一強(qiáng)位元或一弱位元；快閃存儲(chǔ)器模塊對(duì)軟信息進(jìn)行壓縮以產(chǎn)生壓縮軟信息，壓縮軟信息包含有多個(gè)軟位元的多個(gè)弱位元位置；以及快閃存儲(chǔ)器模塊將包含有壓縮軟信息的第二讀出信息傳送至快閃存儲(chǔ)器控制器。

5、本發(fā)明的好處之一在于，在本發(fā)明之存儲(chǔ)器裝置的控制方法中，藉由壓縮軟信息可使得快閃存儲(chǔ)器模塊所傳送的第二讀出信息具有較小的數(shù)據(jù)尺寸，因此不會(huì)因?yàn)檐浶畔魉退加玫念l寬而影響存儲(chǔ)器接口的性能。

技術(shù)特征：

1.一種快閃存儲(chǔ)器控制器的控制方法，其中該快閃存儲(chǔ)器控制器系用以存取一快閃存儲(chǔ)器模塊，該快閃存儲(chǔ)器模塊包含有至少一快閃存儲(chǔ)器芯片，該至少一快閃存儲(chǔ)器芯片中的每一個(gè)快閃存儲(chǔ)器芯片包含有多個(gè)區(qū)塊，該多個(gè)區(qū)塊中的每一個(gè)區(qū)塊包含有多個(gè)頁面，以及該控制方法包含有：

2.如權(quán)利要求1所述的控制方法，其特征在于，因應(yīng)該第一讀取信息解碼失敗，將該第二讀取命令傳送至該快閃存儲(chǔ)器模塊的步驟包含有：

3.一種快閃存儲(chǔ)器模塊的控制方法，其中該快閃存儲(chǔ)器模塊包含有至少一快閃存儲(chǔ)器芯片，該至少一快閃存儲(chǔ)器芯片中的每一個(gè)快閃存儲(chǔ)器芯片包含有多個(gè)區(qū)塊，該多個(gè)區(qū)塊中的每一個(gè)區(qū)塊包含有多個(gè)頁面，以及該控制方法包含有：

4.如權(quán)利要求3所述的控制方法，其特征在于，讀取該多個(gè)存儲(chǔ)器單元來產(chǎn)生包含有該多個(gè)軟位元的該軟信息的步驟包含有：

5.如權(quán)利要求3所述的控制方法，其特征在于，該軟信息另包含有一標(biāo)頭，以及該標(biāo)頭包含有該多個(gè)軟位元之該多個(gè)弱位元位置的數(shù)量。

6.一種存儲(chǔ)器裝置，包含有：

7.如權(quán)利要求6所述的存儲(chǔ)器裝置，其特征在于，該快閃存儲(chǔ)器模塊利用一第一讀取電壓與一第二讀取電壓來讀取該多個(gè)存儲(chǔ)器單元，以產(chǎn)生包含有該多個(gè)軟位元的該軟信息，該第二讀取電壓系大于該第一讀取電壓；對(duì)于該多個(gè)存儲(chǔ)器單元中的每一個(gè)存儲(chǔ)器單元來說，倘若當(dāng)應(yīng)用該第二讀取電壓時(shí)該每一個(gè)存儲(chǔ)器單元系導(dǎo)通的，或當(dāng)應(yīng)用該第一讀取電壓時(shí)該每一個(gè)存儲(chǔ)器單元不導(dǎo)通的話，則該每一個(gè)存儲(chǔ)器單元的該軟位元系該強(qiáng)位元；以及倘若當(dāng)應(yīng)用該第一讀取電壓時(shí)該每一個(gè)存儲(chǔ)器單元系導(dǎo)通的，或當(dāng)應(yīng)用該第二讀取電壓時(shí)該每一個(gè)存儲(chǔ)器單元不導(dǎo)通的話，則該每一個(gè)存儲(chǔ)器單元的該軟位元系該弱位元。

8.如權(quán)利要求6所述的存儲(chǔ)器裝置，其特征在于，該軟信息另包含有一標(biāo)頭，以及該標(biāo)頭包含有該多個(gè)軟位元之該多個(gè)弱位元位置的數(shù)量。

技術(shù)總結(jié)
本發(fā)明涉及一種快閃存儲(chǔ)器控制器的控制方法、快閃存儲(chǔ)器模塊的控制方法以及存儲(chǔ)器裝置。該控制方法包含：將第一讀取命令傳送至快閃存儲(chǔ)器模塊，其中第一讀取命令要求快閃存儲(chǔ)器模塊之頁面的數(shù)據(jù)；因應(yīng)第一讀取命令來自快閃存儲(chǔ)器模塊接收第一讀出信息；對(duì)第一讀出信息進(jìn)行解碼；因應(yīng)第一讀取信息解碼失敗，將第二讀取命令傳送至快閃存儲(chǔ)器模塊，其中第二讀取命令要求快閃存儲(chǔ)器模塊之頁面的軟信息；因應(yīng)第二讀取命令來自快閃存儲(chǔ)器模塊接收第二讀出信息，其中第二讀出信息包含壓縮軟信息；對(duì)壓縮軟信息進(jìn)行解壓縮以產(chǎn)生軟信息；并進(jìn)行軟解碼方法來藉由軟信息對(duì)第一讀出信息進(jìn)行解碼。

技術(shù)研發(fā)人員：楊宗杰
受保護(hù)的技術(shù)使用者：慧榮科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10