Nand存儲器及其平衡wl電壓建立時間的裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器技術(shù)領(lǐng)域，特別是涉及一種平衡WL電壓建立時間的裝置和一種NAND存儲器。
【背景技術(shù)】
[0002]在對雙plane(存儲矩陣)結(jié)構(gòu)的NAND(計算機閃存設(shè)備)存儲器進行操作時，有時是雙plane操作模式，即對兩個plane同時進行操作，有時是單plane操作模式，即只對兩個P Iane中的一個p Iane進行單獨操作。
[0003]傳統(tǒng)的NAND存儲器如圖1所示，在上述兩種操作模式下，NAND存儲器的電荷栗所需要驅(qū)動的電容不相同。例如在雙P lane操作模式時，對PLNO ’和PLNl ’同時進行操作，電荷栗需要驅(qū)動電容CCCA，、電容Ce?，、電容Cccl，、電容Cg和電容Cm，，此時，NAND存儲器中關(guān)鍵信號示意圖如圖2所示。在單plane操作模式時對PLN0’或PLN1’單獨進行操作，電荷栗對應(yīng)只需驅(qū)動電容CCGA，、電容CCGO，和電容CWLO，或電容CCGA ’、電容CCG1’和電容CWL I’，其中，對PLNl ’單獨進行操作時，NAND存儲器中關(guān)鍵信號示意圖如圖3所示。
[0004]由于在上述兩種不同的操作模式下，如圖2和圖3所示，電荷栗的驅(qū)動能力一樣，導(dǎo)致電荷栗的輸出信號PUMP’的恢復(fù)時間t21’和t31’不相同，WL1’電壓建立時間t22’和t32’也不相同。

【發(fā)明內(nèi)容】

[0005]鑒于上述問題，本發(fā)明實施例的目的在于提供一種平衡WL電壓建立時間的裝置和相應(yīng)的一種NAND存儲器，以解決傳統(tǒng)的NAND存儲器在不同的操作模式下，WL電壓的建立時間不相同的問題。
[0006]為了解決上述問題，本發(fā)明實施例公開了一種平衡WL電壓建立時間的裝置，包括:控制信號接收模塊，當(dāng)對NAND存儲器中的第一 plane和第二 plane同時進行操作時，所述控制信號接收模塊接收第一控制信號，以及當(dāng)對所述第一plane或所述第二plane進行操作時，所述控制信號接收模塊接收第二控制信號;時鐘控制模塊，所述時鐘控制模塊的輸入端與所述控制信號接收模塊相連，所述時鐘控制模塊的輸出端與NAND存儲器的電荷栗相連，所述時鐘控制模塊根據(jù)所述第一控制信號輸出第一時鐘信號，以及根據(jù)所述第二控制信號輸出第二時鐘信號;所述第二時鐘信號的頻率小于所述第一時鐘信號的頻率。
[0007]具體地，所述控制信號接收模塊包括:第一信號接收端和第二信號接收端，其中，當(dāng)所述控制信號接收模塊接收所述第一控制信號時，所述第一信號接收端為高電平，所述第二信號接收端為低電平；當(dāng)所述控制信號接收模塊接收所述第二控制信號時，所述第一信號接收端為低電平，所述第二信號接收端為高電平。
[0008]具體地，所述時鐘控制模塊包括:第一時鐘源，所述第一時鐘源產(chǎn)生所述第一時鐘信號;第二時鐘源，所述第二時鐘源產(chǎn)生所述第二時鐘信號；第一時鐘控制單元，所述第一時鐘控制單元的輸入端分別與所述第一信號接收端、所述第二信號接收端、所述第一時鐘源和所述第二時鐘源相連，所述第一時鐘控制單元的輸出端與所述電荷栗相連，所述第一時鐘控制單元根據(jù)所述第一控制信號輸出所述第一時鐘信號，以及根據(jù)所述第二控制信號輸出所述第二時鐘信號。
[0009]具體地，所述時鐘控制模塊包括:第三時鐘源，所述第三時鐘源產(chǎn)生所述第一時鐘信號;第二時鐘控制單元，所述第二時鐘控制單元的輸入端分別與所述第一信號接收端、所述第二信號接收端和所述第三時鐘源相連，所述第二時鐘控制單元的輸出端與所述電荷栗相連，所述第二時鐘控制單元根據(jù)所述第一控制信號輸出所述第一時鐘信號，以及根據(jù)所述第二控制信號對所述第一時鐘信號進行處理，并輸出所述第二時鐘信號。
[0010]具體地，所述第一時鐘控制單元包括:第一邏輯與門，所述第一邏輯與門的第一輸入端和第二輸入端分別與所述第一信號接收端和所述第一時鐘源相連;第二邏輯與門，所述第二邏輯與門的第一輸入端和第二輸入端分別與所述第二信號接收端和所述第二時鐘源相連;第一邏輯或門，所述第一邏輯或門的第一輸入端和第二輸入端分別與所述第一邏輯與門的輸出端和所述第二邏輯與門的輸出端相連，所述第一邏輯或門的輸出端與所述電荷栗相連。
[0011 ]具體地，所述第二時鐘控制單元包括:第三邏輯與門，所述第三邏輯與門的第一輸入端和第二輸入端分別與所述第一信號接收端和所述第三時鐘源相連;計數(shù)器，所述計數(shù)器的輸入端與所述第三時鐘源相連，所述計數(shù)器用于將所述第一時鐘信號處理為所述第二時鐘信號;第四邏輯與門，所述第四邏輯與門的第一輸入端和第二輸入端分別與所述第二信號接收端和所述計數(shù)器的輸出端相連;第二邏輯或門，所述第二邏輯或門的第一輸入端和第二輸入端分別與所述第三邏輯與門的輸出端和所述第四邏輯與門的輸出端相連，所述第二邏輯或門的輸出端與所述電荷栗相連。
[0012]為了解決上述問題，本發(fā)明實施例還公開了一種NAND存儲器，包括:第一 plane、第二 plane、電荷栗和所述的平衡WL電壓建立時間的裝置，所述平衡WL電壓建立時間的裝置與所述電荷栗相連。
[0013]本發(fā)明實施例的NAND存儲器及其平衡WL電壓建立時間的裝置包括以下優(yōu)點:當(dāng)對NAND存儲器中的第一 plane和第二 plane同時進行操作時，通過控制信號接收模塊接收第一控制信號，以及當(dāng)對第一plane或第二plane進行操作時，通過控制信號接收模塊接收第二控制信號，進而通過時鐘控制模塊根據(jù)第一控制信號輸出第一時鐘信號至電荷栗，以及根據(jù)第二控制信號輸出第二時鐘信號至電荷栗，其中，第二時鐘信號的頻率小于第一時鐘信號的頻率。從而根據(jù)操作模式相應(yīng)調(diào)整電荷栗的驅(qū)動能力，實現(xiàn)WL電壓建立時間在單plane操作和雙plane操作時保持一致，延長NAND存儲器的使用壽命。
【附圖說明】
[0014]圖1是傳統(tǒng)的NAND存儲器的結(jié)構(gòu)示意圖；
[0015]圖2是傳統(tǒng)的NAND存儲器在雙plane操作模式時的關(guān)鍵信號示意圖；
[0016]圖3是傳統(tǒng)的NAND存儲器在對PLN1’單獨進行操作時的關(guān)鍵信號示意圖；
[0017]圖4是本發(fā)明的一種平衡WL電壓建立時間的裝置實施例的結(jié)構(gòu)框圖；
[0018]圖5是本發(fā)明的一種平衡WL電壓建立時間的裝置實施例的結(jié)構(gòu)示意圖；
[0019]圖6是NAND存儲器具有圖5所示的平衡WL電壓建立時間的裝置，在雙plane操作模式時的關(guān)鍵信號示意圖；
[0020]圖7是NAND存儲器具有圖5所示的平衡WL電壓建立時間的裝置，在單planel操作模式時的關(guān)鍵信號示意圖；
[0021]圖8是本發(fā)明的另一種平衡WL電壓建立時間的裝置實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0022]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0023]參照圖4，示出了本發(fā)明的一種平衡WL電壓建立時間的裝置I實施例的結(jié)構(gòu)框圖，具體可以包括如下模塊:控制信號接收模塊10和時鐘控制模塊20。其中，當(dāng)對NAND存儲器中的第一plane PLNO和第二plane PLNl同時進行操作即雙plane操作模式時，控制信號接收模塊10接收第一控制信號，以及當(dāng)對第一plane PLNO或第二plane PLNl進行操作即單plane操作模式時，控制信號接收模塊10接收第二控制信號;時鐘控制模塊20的輸入端與控制信號接收模塊10相連，時鐘控制模塊20的輸出端與NAND存儲器的電荷栗2相連，時鐘控制模塊20根據(jù)第一控制信號輸出第一時鐘信號CLKl，以及根據(jù)第二控制信號輸出第二時鐘信號CLK2;第二時鐘信號CLK2的頻率小于第一時鐘信號CLKl的頻率。
[0024]從而實現(xiàn)在雙plane操作模式時，平衡WL電壓建立時間的裝置I控制電荷栗2根據(jù)第一時鐘信號CLKl驅(qū)動NAND存儲器中各電容(寄生電容Ccca、寄生電容Ccco、寄生電容Ccc1、寄生電容Cwuj和寄生電容Cm)，電荷栗2的驅(qū)動能力較強;在單plane操作模式時，平衡WL電壓建立時間的裝置I控制電荷栗2根據(jù)第二時鐘信號CLK2驅(qū)動NAND存儲器中各電容(寄生電容Ccca、寄生電容Cccq和寄生電容Cm)，或寄生電容Ccca、寄生電容Ccci和寄生電容Cwu)，由于第二時鐘信號CLK2的頻率小于第一時鐘信號CLKl的頻率，此時，電荷栗2的驅(qū)動能力變?nèi)?。具體地，第二時鐘信號CLK2的頻率可以為第一時鐘信號CLKl的頻率的三分之二，或其它比例。
[0025]由于單plane操作模式時，電荷栗2需要驅(qū)動的電容減少，例如單planel操作模式時，電荷栗2需要驅(qū)動的電容減少了Ce?和Cm)，單plane操作模式時的PUMP的恢復(fù)時間和WLl電壓建立時間相對雙plane操作模式時的PUMP的恢復(fù)時間和WLl電壓建立時間不會發(fā)生變化。同理，單planeO操作模式時，電荷栗2需要驅(qū)動的電容減少了Ccgi和Cm，單plane操作模式時的PUMP的恢復(fù)時間和WLO電壓建立時間相對雙plane操作模式時的PUMP的恢復(fù)時間和WLO電壓建立時間不會發(fā)生變化。即WL電壓建立時間在單plane操作和雙plane操作時保持一致，從而可以延長NAND存儲器的使用壽命。
[0026]具體地，在本發(fā)明的一個實施例中，參照圖5和圖8，控制信號接收模塊10可以包括第一信號接收端11和第二信號接收端12。其中，當(dāng)控制信號接收模塊10接收第一控制信號時，第一信號接收端11為高電平，第二信號接收端12為低電平;當(dāng)控制信號接收模塊10接收第二控制信號時，第一信號接收端11為低電平，第二信號接收端12為高電平。
[0027]具體地，在本發(fā)明的一個實施例中，參照圖5，時鐘控制模塊20可以包括:第一時鐘源21、第二時鐘源22和第一時鐘控制單元23。其中，第一時鐘源21產(chǎn)生第一時鐘信號CLKl;第二時鐘源22產(chǎn)生第二時鐘信號CLK2;第一時鐘控制單元23的輸入端分別與第一信號接收端11、第二信號接收端12、第一時鐘源21和第二時鐘源22相連，第一時鐘控制單元23的輸出端與電荷栗2相連，第一時鐘控制單元23根據(jù)第一控制信號輸出第一時鐘信號CLKl，以及根據(jù)第二控制信號輸出第二時鐘信號CLK2。
[0028]具體地，參照圖5和圖8，在本發(fā)明的具體實施例中，NAND存儲器具有本發(fā)明實施例的平衡WL電壓建立時間的裝置I，NAND存儲器除包括平衡WL電壓建立時間的裝置1、第一plane PLN0、第二plane PLNl、電荷栗2、寄生電容Ccga、寄生電容Ccgq、寄生電容Ccg1、寄生電容Cwlq和寄生電容Cm外，還可以包括全局WL譯碼器cgdec、第一全局控制開關(guān)g_sw0、第一行地址譯碼器BLKDEC0、第一WL驅(qū)動開關(guān)WL_drvO、第二全局控制開關(guān)g_swl、第二行地址譯碼器BLKDEC1