本發(fā)明屬于芯片的，具體涉及數(shù)字信號處理模塊控制方法、數(shù)字信號處理模塊。

背景技術(shù)：

1、數(shù)字信號處理模塊(dspb)是高端fpga等可編程類芯片的重要組成部分，為用戶提供強大的數(shù)字信號處理功能，其功耗和延時對芯片整體的影響也是巨大的。在用戶實際使用過程中，希望能夠盡量降低未使用或非關(guān)鍵路徑上數(shù)字信號處理模塊的功耗，同時能夠提高被使用或關(guān)鍵路徑上的數(shù)字信號處理模塊的性能。

2、現(xiàn)有技術(shù)中，可編程類芯片的數(shù)字信號處理模塊結(jié)構(gòu)是固定的，因此功耗、延時都是固定的，通過隨意改變數(shù)字信號處理模塊的硬件結(jié)構(gòu)調(diào)整功耗、延時的方式，會導致eda軟件環(huán)境不兼容。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于針對現(xiàn)有技術(shù)中的上述不足，提供數(shù)字信號處理模塊控制方法、數(shù)字信號處理模塊，以解決現(xiàn)有技術(shù)中可編程類芯片的數(shù)字信號處理模塊在工作時為固定功耗和固定延時的問題。

2、為達到上述目的，本發(fā)明采取的技術(shù)方案是：

3、本技術(shù)實施例提供一種數(shù)字信號處理模塊控制方法，包括：

4、獲取數(shù)字信號處理模塊的工作路徑類型，基于所述工作路徑類型確定工作模式；

5、基于所述工作模式，確定所述數(shù)字信號處理模塊的多個背偏置電壓配置位分別對應的多個目標值；

6、基于多個目標值對多個背偏置電壓配置位進行賦值，確定配置信息，其中，所述配置信息用于確定所述數(shù)字信號處理模塊中輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器的背偏置電壓值；

7、基于所述背偏置電壓值對所述數(shù)字信號處理模塊進行控制；

8、其中，所述多個背偏置電壓配置位預先存儲在所述數(shù)字信號處理模塊中的配置單元陣列中，所述多個背偏置電壓配置位包括p型晶體管配置位和n型晶體管配置位；

9、所述p型晶體管配置位和n型晶體管配置位是通過如下方法確定：

10、獲取配置單元陣列中由字線和位線確定的全部配置位；

11、獲取輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器分別對應的已用配置位；

12、根據(jù)所述全部配置位和所述已用配置位，確定可用配置位；

13、根據(jù)預先獲取的配置位需求，在所述可用配置位中確定所述p型晶體管配置位和所述n型晶體管配置位。

14、在一些實施例中，所述獲取數(shù)字信號處理模塊的工作路徑類型，基于所述工作路徑類型確定工作模式，包括：

15、在所述工作路徑類型為關(guān)鍵路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為高性能模式；

16、在所述工作路徑類型為標準路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為標準模式；

17、在所述工作路徑類型為補償路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為低功耗模式。

18、在一些實施例中，所述基于所述工作模式，確定所述數(shù)字信號處理模塊的多個背偏置電壓配置位分別對應的多個目標值，包括：

19、在所述工作模式為所述高性能模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中每個p型晶體管配置位的目標值為1、每個n型晶體管配置位的目標值為0；

20、在所述工作模式為所述低功耗模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中每個p型晶體管配置位的目標值為0、每個n型晶體管配置位的目標值為1；

21、在所述工作模式為所述標準模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中p型晶體管配置位、n型晶體管配置位的目標值組合與所述高性能模式的目標值組合和所述低功耗模式的目標值組合不同。

22、在一些實施例中，所述基于多個目標值對多個背偏置電壓配置位進行賦值，確定配置信息，包括：

23、基于每個p型晶體管配置位和每個n型晶體管配置位對應的目標值，以及每個p型晶體管配置位和每個n型晶體管配置位對應的字線和位線，對每個p型晶體管配置位和每個n型晶體管配置位進行賦值；

24、基于所述p型晶體管配置位的賦值，確定p型晶體管背偏置電壓；

25、基于所述n型晶體管配置位的賦值，確定n型晶體管背偏置電壓；

26、基于所述p型晶體管背偏置電壓和所述n型晶體管背偏置電壓，確定配置信息。

27、在一些實施例中，所述基于所述背偏置電壓值對所述數(shù)字信號處理模進行控制，包括：

28、將所述p型晶體管背偏置電壓輸入所述輸入寄存器、所述預加器、所述乘法器、所述模式檢測器、所述進位鏈電路和所述輸出寄存器中的p型晶體管；

29、將所述n型晶體管背偏置電壓輸入所述輸入寄存器、所述預加器、所述乘法器、所述模式檢測器、所述進位鏈電路和所述輸出寄存器中的n型晶體管。

30、本技術(shù)實施例提供一種數(shù)字信號處理模塊，包括：

31、模式選擇模塊，用于獲取數(shù)字信號處理模塊的工作路徑類型，基于所述工作路徑類型確定工作模式，并基于所述工作模式，確定所述數(shù)字信號處理模塊的多個背偏置電壓配置位分別對應的多個目標值；

32、配置單元陣列，用于基于多個目標值對多個背偏置電壓配置位進行賦值，確定配置信息，其中，所述配置信息用于確定所述數(shù)字信號處理模塊中輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器的背偏置電壓值；

33、所述輸入寄存器、所述預加器、所述乘法器、所述模式檢測器、所述進位鏈電路和所述輸出寄存器用于接收背偏置電壓值，基于所述背偏置電壓值對所述數(shù)字信號處理模塊進行控制；

34、其中，所述多個背偏置電壓配置位預先存儲在所述數(shù)字信號處理模塊中的配置單元陣列中，所述多個背偏置電壓配置位包括p型晶體管配置位和n型晶體管配置位；

35、所述模式選擇模塊，還用于獲取配置單元陣列中由字線和位線確定的全部配置位；獲取輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器分別對應的已用配置位；根據(jù)所述全部配置位和所述已用配置位，確定可用配置位；根據(jù)預先獲取的配置位需求，在所述可用配置位中確定所述p型晶體管配置位和所述n型晶體管配置位。

36、在一些實施例中，所述模式選擇模塊，包括：

37、在所述工作路徑類型為關(guān)鍵路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為高性能模式；

38、在所述工作路徑類型為標準路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為標準模式；

39、在所述工作路徑類型為補償路徑的情況下，確定所述數(shù)字信號處理模塊的工作模式為低功耗模式。

40、在一些實施例中，所述模式選擇模塊，包括：

41、在所述工作模式為所述高性能模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中每個p型晶體管配置位的目標值為1、每個n型晶體管配置位的目標值為0；

42、在所述工作模式為所述低功耗模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中每個p型晶體管配置位的目標值為0、每個n型晶體管配置位的目標值為1；

43、在所述工作模式為所述標準模式的情況下，確定所述數(shù)字信號處理模塊的模式選擇模塊中p型晶體管配置位、n型晶體管配置位的目標值組合與所述高性能模式的目標值組合和所述低功耗模式的目標值組合不同。

44、在一些實施例中，所述配置單元陣列，包括：

45、基于每個p型晶體管配置位和每個n型晶體管配置位對應的目標值，以及每個p型晶體管配置位和每個n型晶體管配置位對應的字線和位線，對每個p型晶體管配置位和每個n型晶體管配置位進行賦值；

46、基于所述p型晶體管配置位的賦值，確定p型晶體管背偏置電壓；

47、基于所述n型晶體管配置位的賦值，確定n型晶體管背偏置電壓；

48、基于所述p型晶體管背偏置電壓和所述n型晶體管背偏置電壓，確定配置信息。

49、在一些實施例中，包括：

50、將所述p型晶體管背偏置電壓輸入所述輸入寄存器、所述預加器、所述乘法器、所述模式檢測器、所述進位鏈電路和所述輸出寄存器中的p型晶體管；

51、將所述n型晶體管背偏置電壓輸入所述輸入寄存器、所述預加器、所述乘法器、所述模式檢測器、所述進位鏈電路和所述輸出寄存器中的n型晶體管。

52、本發(fā)明提供的數(shù)字信號處理模塊控制方法、數(shù)字信號處理模塊，具有以下

53、有益效果：

54、通過獲取數(shù)字信號處理模塊的工作路徑類型，基于所述工作路徑類型確定工作模式；基于所述工作模式，確定所述數(shù)字信號處理模塊的多個背偏置電壓配置位分別對應的多個目標值；基于多個目標值對多個背偏置電壓配置位進行賦值，確定配置信息，其中，所述配置信息用于確定所述數(shù)字信號處理模塊中輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器的背偏置電壓值；基于所述背偏置電壓值對所述數(shù)字信號處理模塊進行控制；通過調(diào)節(jié)數(shù)字信號處理模塊的背偏壓來實現(xiàn)不同的工作模式，給數(shù)字信號處理模塊中輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器等電路中的背偏置電壓賦予合適的值，改變p型晶體管和n型晶體管的閾值，能夠?qū)崿F(xiàn)數(shù)字信號處理模塊降低功耗或者提高性能。

55、多個背偏置電壓配置位預先存儲在數(shù)字信號處理模塊中的配置單元陣列中，多個背偏置電壓配置位包括p型晶體管配置位和n型晶體管配置位，通過獲取配置單元陣列中由字線和位線確定的全部配置位，獲取輸入寄存器、預加器、乘法器、模式檢測器、進位鏈電路和輸出寄存器分別對應的已用配置位；根據(jù)全部配置位和已用配置位，確定可用配置位；根據(jù)預先獲取的配置位需求，在可用配置位中確定p型晶體管配置位和n型晶體管配置位，可以保證背偏置電壓配置位不會與功能模塊的配置位沖突。