專利名稱：輸入/輸出設(shè)備和處理設(shè)備之間的總線仲裁的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息處理系統(tǒng)，該系統(tǒng)包括輸入/輸出設(shè)備、主存儲設(shè)備和包括先入先出型寫入緩沖器的處理設(shè)備，更具體地說，涉及處理設(shè)備和輸入/輸出設(shè)備之間的總線仲裁方法。
已經(jīng)提出了用于信息處理系統(tǒng)的各種總線仲裁方法。例如，在公開號為Hei 4-333,950即333,950/l992、發(fā)明名稱為“信息處理系統(tǒng)”的日本未審查專利預(yù)先出版物中揭示了一種總線仲裁方法。根據(jù)公開號為Hei 4-333,950的專利，實現(xiàn)總線仲裁方法的信息處理系統(tǒng)包括處理設(shè)備、總線仲裁電路、輸入/輸出設(shè)備、主存儲設(shè)備和總線。處理設(shè)備包括中央處理單元和其中的先入先出型寫入緩沖器。主存儲設(shè)備存儲許多指令和數(shù)據(jù)。主存儲設(shè)備包括存儲器陣列。中央處理單元根據(jù)主存儲設(shè)備中的指令對數(shù)據(jù)進行處理。先入先出型寫入緩沖器順序地保存來自中央處理單元的寫入的地址和數(shù)據(jù)，以便順序地向總線提供保存的地址和數(shù)據(jù)。輸入/輸出設(shè)備以比處理設(shè)備低的處理速率運行。當輸入/輸出設(shè)備將要使用總線時，該輸入/輸出設(shè)備向總線仲裁電路傳送一個總線釋放請求信號?？偩€仲裁電路在處理設(shè)備和輸入/輸出設(shè)備之間進行仲裁，確定或處理設(shè)備或輸入/輸出設(shè)備的總線可用權(quán)力?？偩€仲裁電路分別向處理設(shè)備和輸入/輸出設(shè)備傳送第一和第二允許信號，每次一個。總線連接在處理設(shè)備、輸入/輸出設(shè)備和主存儲設(shè)備之間。
近來，中央處理單元能夠以幾倍于總線的傳輸速率的高的運行速率運行。結(jié)果，在常規(guī)的總線仲裁方法中，通過先入先出型寫入緩沖器對主存儲設(shè)備連續(xù)地進行地址和數(shù)據(jù)的寫入處理。因此，常規(guī)的總線仲裁方法的缺點是在通過先入先出型寫入緩沖器對主存儲設(shè)備連續(xù)地進行地址和數(shù)據(jù)的寫入處理期間，輸入/輸出設(shè)備不能對主存儲設(shè)備進行數(shù)據(jù)寫入處理。
此外，雖然在由處理設(shè)備進行數(shù)據(jù)寫入處理期間出現(xiàn)對輸入/輸出設(shè)備的數(shù)據(jù)寫入請求，但是通過輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理是不可能的。這是因為處理設(shè)備的數(shù)據(jù)寫入處理是連續(xù)進行的。結(jié)果，不可能按數(shù)據(jù)寫入請求出現(xiàn)在中央處理單元和輸入/輸出設(shè)備中的次序?qū)χ鞔鎯υO(shè)備進行數(shù)據(jù)寫入處理。因此，在數(shù)據(jù)寫入處理中出現(xiàn)次序的更換。
還知道有其它的總線仲裁方法。例如，在公開號為Hei 2-144,652即144,652/1990的日本未審查專利預(yù)先出版物中揭示了一種總線仲裁系統(tǒng)，該系統(tǒng)根據(jù)當前存儲在先入先出(FIFO)存儲設(shè)備中的數(shù)據(jù)量，通過改變總線獲取優(yōu)先權(quán)，使總線可用權(quán)力的仲裁合理化，以便提供總線可用權(quán)力。在公開號為Hei 1-200,461即200,461/1989的日本未審查專利預(yù)先出版物中揭示了一種采用FIFO型存儲器的總線仲裁系統(tǒng)，該存儲器保證了系統(tǒng)的滿意的仲裁，在該系統(tǒng)中通過采用FIFO型存儲器和數(shù)據(jù)驅(qū)動器的簡單結(jié)構(gòu)，資源由許多過程或處理器共享。在公開號為Sho 63-147,252即147,252/1988的日本未審查專利預(yù)先出版物中揭示了一種多處理器系統(tǒng)，該系統(tǒng)通過當從處理器板向主處理器板發(fā)出一個中斷請求時對公共總線進行仲裁，而不需要確定中斷的優(yōu)先級。在公開號為Sho 62-202,253即202,253/1987的日本未審查專利預(yù)先出版物中揭示了一種存儲器存取共享控制系統(tǒng)，由于通過來自處理器的數(shù)據(jù)信號和數(shù)據(jù)寫時鐘信號在信息設(shè)置部分設(shè)置了控制信息，所以DMAC不設(shè)置標記信息，這時通過向輸入/輸出設(shè)備發(fā)送一個存取允許信號，該系統(tǒng)不需要擴展DMAC。
上述每個日本未審查專利預(yù)先出版物既沒有揭示也沒有提出在處理設(shè)備進行連續(xù)數(shù)據(jù)寫入處理的同時能夠由輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的技術(shù)。此外，上述每個日本未審查專利預(yù)先出版物既沒有揭示也沒有提出按出現(xiàn)數(shù)據(jù)寫入請求的次序?qū)χ鞔鎯υO(shè)備進行數(shù)據(jù)寫入處理的技術(shù)。
因此，本發(fā)明的一個目的是提供一種信息處理系統(tǒng)和總線仲裁方法，該系統(tǒng)和方法能夠在處理設(shè)備進行連續(xù)數(shù)據(jù)寫入處理的同時，由輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理。
本發(fā)明的另一個目的是提供上述類型信息處理系統(tǒng)和總線仲裁方法，該系統(tǒng)和方法能夠按處理設(shè)備和輸入/輸出設(shè)備中出現(xiàn)對主存儲設(shè)備進行數(shù)據(jù)寫入請求的次序，對主存儲設(shè)備進行數(shù)據(jù)寫入處理。
隨著下面所作的描述，本發(fā)明的其它目的將變得一目了然。
根據(jù)對本發(fā)明的一個方面的要點的描述，可以理解信息處理系統(tǒng)包括總線。與總線相連的主存儲設(shè)備存儲許多指令和數(shù)據(jù)。與總線相連的處理設(shè)備包括中央處理單元和先入先出型寫入緩沖器，中央處理單元用于根據(jù)存儲在主存儲設(shè)備中的指令對數(shù)據(jù)進行數(shù)據(jù)處理，先入先出型寫入緩沖器用于順序地保存來自所述中央處理單元的存取數(shù)據(jù)，作為保存的存取數(shù)據(jù)，以便向總線提供保存的存取數(shù)據(jù)。與總線相連的輸入/輸出設(shè)備能夠以比處理設(shè)備低的處理速率運行。輸入/輸出設(shè)備產(chǎn)生總線釋放請求信號。與處理設(shè)備和輸入/輸出設(shè)備相連的總線仲裁電路在處理設(shè)備和輸入/輸出設(shè)備之間進行仲裁，確定或處理設(shè)備或輸入/輸出設(shè)備的總線可用權(quán)力。
根據(jù)本發(fā)明，在上述理解的信息處理系統(tǒng)中，先入先出型寫入緩沖器包括標記位保存區(qū)，用于保存來自輸入/輸出設(shè)備的總線釋放請求信號，作為標記位，以便產(chǎn)生作為標記信號的標記位。從而總線仲裁電路確定總線可用權(quán)力，以便當總線仲裁電路接收該標記信號時，授予由輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)，而不是由處理設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)。
根據(jù)對本發(fā)明的一個不同方面的要點的描述，可以理解包括總線的信息處理系統(tǒng)進行總線仲裁的方法。與總線相連的主存儲設(shè)備存儲許多指令和數(shù)據(jù)。與總線相連的處理設(shè)備包括中央處理單元和先入先出型寫入緩沖器，中央處理單元用于根據(jù)存儲在主存儲設(shè)備中的指令對數(shù)據(jù)進行數(shù)據(jù)處理，先入先出型寫入緩沖器用于順序地保存來自所述中央處理單元的存取數(shù)據(jù)，以便順序地產(chǎn)生保存的存取數(shù)據(jù)。與總線相連的輸入/輸出設(shè)備能夠以比處理設(shè)備低的處理速率運行。輸入/輸出設(shè)備產(chǎn)生總線釋放請求信號。與處理設(shè)備和輸入/輸出設(shè)備相連的總線仲裁電路在處理設(shè)備和輸入/輸出設(shè)備之間進行仲裁，確定或處理設(shè)備或輸入/輸出設(shè)備的總線可用權(quán)力。
根據(jù)本發(fā)明，上述理解的方法包括以下步驟在先入先出型寫入緩沖器的標記位保存區(qū)中保存來自輸入/輸出設(shè)備的總線釋放請求信號，作為標記位，以便產(chǎn)生作為標記信號的標記位；以及確定總線可用權(quán)力，以便當總線仲裁電路接收該標記信號時，授予由輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)，而不是由處理設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)。


圖1是常規(guī)信息系統(tǒng)的框圖；圖2是用于說明圖1所示常規(guī)信息系統(tǒng)的總線仲裁方法的時序圖；圖3是根據(jù)本發(fā)明的最佳實施例的信息處理系統(tǒng)的框圖；以及圖4是用于說明圖3所示信息系統(tǒng)的總線仲裁方法的時序圖。
為了便于理解本發(fā)明，參照圖1描述常規(guī)的信息處理系統(tǒng)。所示信息處理系統(tǒng)例如在上述公開號為Hei 4-333,950即333,950/1992的日本未審查專利預(yù)先出版物中已經(jīng)提出了。
該信息處理系統(tǒng)包括處理設(shè)備10′、總線仲裁電路20′、輸入/輸出設(shè)備30、主存儲設(shè)備40和總線50。處理設(shè)備10′包括中央處理單元(CPU)11和先入先出(FIFO)型寫入緩沖器12′。主存儲設(shè)備40存儲許多指令和數(shù)據(jù)。主存儲設(shè)備40包括存儲器陣列(未示出)。中央處理單元11根據(jù)主存儲設(shè)備40中的指令進行數(shù)據(jù)處理。先入先出型寫入緩沖器12′順序地保存來自中央處理單元11的寫入的地址和數(shù)據(jù)，以便順序地向總線50提供保存的地址和數(shù)據(jù)。
輸入/輸出設(shè)備30以比處理設(shè)備10′低的處理速率運行。當輸入/輸出設(shè)備30將要使用總線50時，輸入/輸出設(shè)備30向總線仲裁電路20′傳送一個總線釋放請求信號R。根據(jù)總線釋放請求信號R，總線仲裁電路20′在處理設(shè)備10′和輸入/輸出設(shè)備30之間進行仲裁，確定或處理設(shè)備10′或輸入/輸出設(shè)備30的總線可用權(quán)力。總線仲裁電路20′分別向處理設(shè)備10′和輸入/輸出設(shè)備30傳送第一和第二允許信號A1和A2，每次一個。
總線50連接在處理設(shè)備10′、輸入/輸出設(shè)備30和主存儲設(shè)備之間40。更具體地說，處理設(shè)備10′和總線50通過第一信號線51相互連接。輸入/輸出設(shè)備30和總線50通過第二信號線52相互連接。主存儲設(shè)備40和總線50通過第三信號線53相互連接。
處理設(shè)備10′通過第一信號線51向總線50提供地址和數(shù)據(jù)(以下共同稱為存取的數(shù)據(jù))，以便通過第三信號線53將存取的數(shù)據(jù)寫入主存儲設(shè)備40中。類似地，輸入/輸出設(shè)備30通過第二信號線52向總線50提供存取的數(shù)據(jù)，以便通過第三信號線53將存取的數(shù)據(jù)寫入主存儲設(shè)備40中。
在這種情況下，存儲在先入先出型寫入緩沖器12′中的一系列存取的數(shù)據(jù)在一種仲裁操作下被連續(xù)送至主存儲設(shè)備40。這是因為在由處理設(shè)備10′將存取的數(shù)據(jù)寫入主存儲設(shè)備40的全部時間內(nèi)總線50都被占據(jù)。在主存儲設(shè)備40中，連續(xù)接收的存取數(shù)據(jù)的系列被分成一塊一塊，以便將這些塊寫入其中的存儲器陣列。
參照圖2，描述圖1所示的常規(guī)信息處理系統(tǒng)的總線仲裁方法。作出如下假設(shè)?？偩€釋放請求信號R、第一和第二允許信號A1和A2中的每一個都是低電位起作用。此外，第一和第二存取的數(shù)據(jù)塊C1和C2已經(jīng)存儲在先入先出型寫入緩沖器12′中。在這種情況下，輸入/輸出設(shè)備30向總線仲裁電路20′傳送總線釋放請求信號R，其方式如圖2的第一條線或頂部線所示，然后經(jīng)過一段少量的延時，通過中央處理單元11對先入先出型寫入緩沖器12′就第三存取的數(shù)據(jù)塊C3進行寫入處理，其方式如從頂部算起第三條線所示。
這樣，第一至第三存取的數(shù)據(jù)塊C1至C3被存儲在先入先出型寫入緩沖器12′中。由于在總線釋放請求信號R被送至總線仲裁電路20′之前第一和第二存取的數(shù)據(jù)塊C1至C2已經(jīng)被存儲在先入先出型寫入緩沖器12′中，所以總線仲裁電路20′向處理設(shè)備10′傳送邏輯低電位的第一允許信號A1，以便授予處理設(shè)備10′總線可用權(quán)力，其方式如第五條線或底部線所示。
結(jié)果，存儲在先入先出型寫入緩沖器12′中的第一和第二存取的數(shù)據(jù)塊C1和C2被通過第一信號線51、總線50和第三信號線53順序地提供給主存儲設(shè)備40，其方式如從頂部算起的第四條線所示。如上所述，存儲在先入先出型寫入緩沖器12′中的一系列存取的數(shù)據(jù)在一種仲裁操作下被連續(xù)送至主存儲設(shè)備40。這時由于第三存取的數(shù)據(jù)塊C3已經(jīng)存儲在先入先出型寫入緩沖器12′中，所以第三存取的數(shù)據(jù)塊C3在第二存取的數(shù)據(jù)塊C2以后也提供給主存儲設(shè)備40。
因此，雖然在第三存取的數(shù)據(jù)塊C3存儲在先入先出型寫入緩沖器12′中之前總線釋放請求信號R被送至總線仲裁電路20′，但是總線釋放請求信號R被總線仲裁電路20′拒絕，其結(jié)果是出現(xiàn)次序的更換。由處理設(shè)備10′(先入先出型寫入緩沖器12′)向主存儲設(shè)備40寫入第一至第三存取的數(shù)據(jù)塊C1至C3的操作完成以后，總線仲裁電路20′接收總線釋放請求信號R，然后停止傳送第一允許信號A1，這以后向輸入/輸出設(shè)備30傳送邏輯低電位的第二允許信號A2，以便授予輸入/輸出設(shè)備30總線可用權(quán)力。根據(jù)第二允許信號A2，輸入/輸出設(shè)備30通過第二信號線52、總線50和第三信號線53將存取的數(shù)據(jù)塊I1寫入主存儲設(shè)備40。
由于總線釋放請求信號R被總線仲裁電路20′接收，所以輸入/輸出設(shè)備30停止傳送總線釋放請求信號R。
利用這一結(jié)構(gòu)，在上述常規(guī)的總線仲裁方法中，通過先入先出型寫入緩沖器12′向主存儲設(shè)備40連續(xù)寫入地址和數(shù)據(jù)。因此，在上述連續(xù)寫入處理期間，輸入/輸出設(shè)備30不能對主存儲設(shè)備40進行數(shù)據(jù)的寫入處理。此外，在由處理設(shè)備10′進行數(shù)據(jù)寫入處理期間，輸入/輸出設(shè)備30不能進行數(shù)據(jù)的寫入處理。因此，不能按中央處理單元11和輸入/輸出設(shè)備30中出現(xiàn)的數(shù)據(jù)寫入請求的次序，對主存儲設(shè)備40進行數(shù)據(jù)寫入處理，這導(dǎo)致出現(xiàn)數(shù)據(jù)寫入處理的次序的更換，如在本說明書的前面所描述的那樣。
參照圖3，描述根據(jù)本發(fā)明的最佳實施例的信息處理系統(tǒng)。除了處理設(shè)備和總線仲裁電路經(jīng)過改進與結(jié)合圖1描述的不同以外，該信息處理系統(tǒng)的結(jié)構(gòu)與圖1的結(jié)構(gòu)相同，這一切將變得很清楚。因此處理設(shè)備和總線仲裁電路分別用10和20表示。該信息處理系統(tǒng)包括用與圖1中相同的參考號表示的類似的電路部分。即輸入/輸出設(shè)備30、主存儲設(shè)備40和總線50與圖1中的類似，因此省略對它們的說明。
處理設(shè)備10包括中央處理單元11和先入先出型寫入緩沖器12。隨著描述的深入將變得很清楚，先入先出型寫入緩沖器12與圖1所示的先入先出型寫入緩沖器12′不同。這就是說，先入先出型寫入緩沖器12′只存儲來自中央處理單元11的存取的數(shù)據(jù)，而先入先出型寫入緩沖器12不僅存儲來自中央處理單元11的存取的數(shù)據(jù)，而且存儲來自輸入/輸出設(shè)備30作為標記位的總線釋放請求信號R。換句話說，先入先出型寫入緩沖器12包括用于保存存取數(shù)據(jù)的數(shù)據(jù)保存區(qū)121和標記位保存區(qū)122，用于保存標記位，作為保存的標記位。標記位保存區(qū)122產(chǎn)生保存的標記位，作為標記信號F。標記信號F表示存儲在先入先出型寫入緩沖器12中的存取數(shù)據(jù)系列是在由輸入/輸出設(shè)備30產(chǎn)生總線釋放請求信號R的同時寫入先入先出型寫入緩沖器12中的一系列存取的數(shù)據(jù)。
標記信號F送至總線仲裁電路20。當標記信號F的值改變時，總線仲裁電路20停止為處理設(shè)備10傳送第一允許信號A1，以便中斷由處理設(shè)備10進行的連續(xù)存取，從而使處理設(shè)備10釋放總線50。
假定在一個預(yù)定的時間間隔，由中央處理單元11對先入先出型寫入緩沖器12進行數(shù)據(jù)寫入處理，而在此期間從輸入/輸出設(shè)備30向總線仲裁電路20提供總線釋放請求信號。這樣，存取數(shù)據(jù)系列被標記在先入先出型寫入緩沖器12中。通過第一信號線51、總線50和第三信號線53，從先入先出型寫入緩沖器12向主存儲設(shè)備40順序傳送存取的數(shù)據(jù)。當產(chǎn)生標記的存取數(shù)據(jù)時，處理設(shè)備10停止由先入先出型寫入緩沖器12產(chǎn)生存取的數(shù)據(jù)，以便釋放總線50。
總線仲裁電路20不僅接收來自輸入/輸出設(shè)備30的總線釋放請求信號R，而且接收來自先入先出型寫入緩沖器12的標記位保存區(qū)122的標記信號F。下面將會說明，總線仲裁電路20根據(jù)總線釋放請求信號R和標記信號F確定總線可用權(quán)力。這就是說，總線仲裁電路20通常授予處理設(shè)備10總線可用權(quán)力。但是，當總線仲裁電路20接收總線釋放請求信號R時，總線仲裁電路20授予輸入/輸出設(shè)備30總線可用權(quán)力。更具體地說，當來自處理設(shè)備10(先入先出型寫入緩沖器12)的標記信號F有效時，并且當總線仲裁電路20接收總線釋放請求信號R時，總線仲裁電路20授予輸入/輸出設(shè)備30總線可用權(quán)力。結(jié)果，在由處理設(shè)備10進行數(shù)據(jù)寫入處理期間，能夠執(zhí)行輸入/輸出設(shè)備30的數(shù)據(jù)寫入請求。
參照圖4，描述圖3所示的信息處理系統(tǒng)的總線仲裁方法。作出如下假設(shè)?？偩€釋放請求信號R、第一和第二允許信號A1和A2中的每一個都是低電位起作用。此外，以與結(jié)合圖2所作的描述類似的方式，第一和第二存取的數(shù)據(jù)塊C1和C2已經(jīng)存儲在先入先出型寫入緩沖器12中。在這種情況下，輸入/輸出設(shè)備30向總線仲裁電路20傳送總線釋放請求信號R，其方式如圖4的第一條線或頂部線所示，然后經(jīng)過一段少量的延時，通過中央處理單元11對先入先出型寫入緩沖器12就第三存取的數(shù)據(jù)塊C3進行寫入處理，其方式如從頂部算起第三條線所示。
這樣，第一至第三存取的數(shù)據(jù)塊C1至C3被保存在先入先出型寫入緩沖器12的數(shù)據(jù)保存區(qū)121中，并且總線釋放請求信號R被保存在先入先出型寫入緩沖器12的標記位保存區(qū)122中作為標記位。在所示的例子中，標記位設(shè)置在第三存取的數(shù)據(jù)塊C3中。由于在總線釋放請求信號R被送至總線仲裁電路20之前第一和第二存取的數(shù)據(jù)塊C1至C2已經(jīng)被存儲在先入先出型寫入緩沖器12的數(shù)據(jù)保存區(qū)121中，所以總線仲裁電路20向處理設(shè)備10傳送邏輯低電位的第一允許信號A1，以便授予處理設(shè)備10總線可用權(quán)力，其方式如第六條線或底部線所示。
結(jié)果，存儲在先入先出型寫入緩沖器12的數(shù)據(jù)保存區(qū)121中的第一和第二存取的數(shù)據(jù)塊C1和C2被通過第一信號線51、總線50和第三信號線53順序地提供給主存儲設(shè)備40，其方式如從頂部算起的第四條線所示。這之后，標記信號F從先入先出型寫入緩沖器12的標記位保存區(qū)122傳送至總線仲裁電路20，其方式如從頂部算起的第五條線所示。根據(jù)標記信號F，總線仲裁電路20停止傳送第一允許信號A1，使處理設(shè)備10釋放總線50。此外，由于來自處理設(shè)備10的標記信號F有效(邏輯低電位)，并且總線仲裁電路20接收總線釋放請求信號R，所以總線仲裁電路20向輸入/輸出設(shè)備30傳送邏輯低電位的第二允許信號A2，授予輸入/輸出設(shè)備30總線可用權(quán)力。根據(jù)第二允許信號A2，輸入/輸出設(shè)備30通過第二信號線52、總線50和第三信號線53將存取的數(shù)據(jù)塊I1寫入主存儲設(shè)備40。
由于總線釋放請求信號R被總線仲裁電路20接收，所以輸入/輸出設(shè)備30停止傳送總線釋放請求信號R。當總線仲裁電路20不接收總線釋放請求信號R時，總線仲裁電路20停止傳送第二允許信號A2。由于雖然標記信號F有效但總線釋放請求信號R不被接收，所以總線仲裁電路20向處理設(shè)備10傳送邏輯低電位的第一允許信號A1，以便授予處理設(shè)備10總線可用權(quán)力。根據(jù)第一允許信號A1，保存在先入先出型寫入緩沖器12的數(shù)據(jù)保存區(qū)121中的第三存取的數(shù)據(jù)塊C3被通過第一信號線51、總線50和第三信號線53送至主存儲設(shè)備40。
如上所述，在由處理設(shè)備10進行數(shù)據(jù)寫入處理期間，由于輸入/輸出設(shè)備30的總線釋放請求信號R，能夠進行數(shù)據(jù)寫入請求。此外，能夠按中央處理單元11和輸入/輸出設(shè)備30中出現(xiàn)的對主存儲設(shè)備40的數(shù)據(jù)寫入請求的次序，對主存儲設(shè)備40進行數(shù)據(jù)寫入處理。
雖然至此僅結(jié)合本發(fā)明的一個最佳實施例對本發(fā)明進行了描述，但是對本領(lǐng)域的一般技術(shù)人員來說，現(xiàn)在將很容易開發(fā)出本發(fā)明的其它各種實施例。
權(quán)利要求
1.-種信息處理系統(tǒng)，包括總線；與所述總線相連的主存儲設(shè)備，用于存儲許多指令和數(shù)據(jù)；與所述總線相連的處理設(shè)備，包括中央處理單元和先入先出型寫入緩沖器，中央處理單元用于根據(jù)存儲在所述主存儲設(shè)備中的指令對數(shù)據(jù)進行數(shù)據(jù)處理，先入先出型寫入緩沖器用于順序地保存來自所述中央處理單元的存取數(shù)據(jù)，作為保存的存取數(shù)據(jù)，以便向所述總線提供保存的存取數(shù)據(jù)；與所述總線相連的輸入/輸出設(shè)備，能夠以比所述處理設(shè)備低的處理速率運行，所述輸入/輸出設(shè)備產(chǎn)生總線釋放請求信號；以及與所述處理設(shè)備和所述輸入/輸出設(shè)備相連的總線仲裁電路，用于在所述處理設(shè)備和所述輸入/輸出設(shè)備之間進行仲裁，確定或所述處理設(shè)備或所述輸入/輸出設(shè)備的總線可用權(quán)力，所述先入先出型寫入緩沖器包括標記位保存區(qū)，用于保存來自所述輸入/輸出設(shè)備的總線釋放請求信號，作為標記位，以便產(chǎn)生作為標記信號的標記位，從而所述總線仲裁電路確定總線可用權(quán)力，以便當所述總線仲裁電路接收該標記信號時，授予由所述輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)，而不是由所述處理設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)。
2.如權(quán)利要求1的信息處理系統(tǒng)，其中所述總線仲裁電路根據(jù)總線釋放請求信號和標記信號確定總線可用權(quán)力。
3.一種信息處理系統(tǒng)進行總線仲裁的方法，該系統(tǒng)包括總線；與所述總線相連的主存儲設(shè)備，用于存儲許多指令和數(shù)據(jù)；與所述總線相連的處理設(shè)備，包括中央處理單元和先入先出型寫入緩沖器，中央處理單元用于根據(jù)存儲在所述主存儲設(shè)備中的指令對數(shù)據(jù)進行數(shù)據(jù)處理，先入先出型寫入緩沖器用于順序地保存來自所述中央處理單元的存取數(shù)據(jù)，以便順序地產(chǎn)生保存的存取數(shù)據(jù)；與所述總線相連的輸入/輸出設(shè)備，能夠以比所述處理設(shè)備低的處理速率運行，所述輸入/輸出設(shè)備產(chǎn)生總線釋放請求信號；以及與所述處理設(shè)備和所述輸入/輸出設(shè)備相連的總線仲裁電路，用于在所述處理設(shè)備和所述輸入/輸出設(shè)備之間進行仲裁，確定或所述處理設(shè)備或所述輸入/輸出設(shè)備的總線可用權(quán)力，所述方法包括以下步驟在所述先入先出型寫入緩沖器的標記位保存區(qū)中保存來自所述輸入/輸出設(shè)備的總線釋放請求信號，作為標記位，以便產(chǎn)生作為標記信號的標記位；以及確定所述總線可用權(quán)力，以便當所述總線仲裁電路接收該標記信號時，授予由所述輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)，而不是由所述處理設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)。
全文摘要
在一個包括輸入/輸出設(shè)備、主存儲設(shè)備、處理設(shè)備(包括先入先出型寫入緩沖器)和連接在它們之間的總線的信息系統(tǒng)中，先入先出型寫入緩沖器包括標記位保存區(qū)，用于保存來自輸入/輸出設(shè)備的總線釋放請求信號，作為標記位，以便產(chǎn)生作為標記信號的標記位?？偩€仲裁電路確定總線可用權(quán)力，以便當總線仲裁電路接收該標記信號時，授予由輸入/輸出設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)，而不是由處理設(shè)備進行數(shù)據(jù)寫入處理的優(yōu)先權(quán)。
文檔編號G06F13/20GK1132876SQ9512143
公開日1996年10月9日 申請日期1995年12月8日 優(yōu)先權(quán)日1994年12月9日
發(fā)明者須藤裕史 申請人:日本電氣株式會社