專利名稱：編碼單元及使用它的存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及編碼單元和存儲(chǔ)單元，特別涉及到當(dāng)按照標(biāo)志緣記錄系統(tǒng)記錄信息時(shí)所用的編碼單元和使用這樣編碼單元的存儲(chǔ)單元。
按照常規(guī)的記錄系統(tǒng)，記錄在記錄介質(zhì)上的標(biāo)志的中央部分代表數(shù)據(jù)值。換言之，按照標(biāo)志緣記錄系統(tǒng)，記錄在記錄介質(zhì)上的標(biāo)志的緣部分代表數(shù)據(jù)值。由于這個(gè)原因，標(biāo)志緣記錄系統(tǒng)能將信息記錄在高密度的記錄介質(zhì)上，因此，標(biāo)志緣記錄系統(tǒng)適用于在光盤例如磁光盤上記錄信息。
按照標(biāo)志緣記錄系統(tǒng)在光盤上記錄信息的標(biāo)準(zhǔn)已在“Data Interchange on 90mm Optical Disk Cartridges”(ISO/IECJTC 1/SC 23 N7051.23.06，Draft 2DEC 1994)中被提出。將省略對(duì)此標(biāo)準(zhǔn)的詳細(xì)說(shuō)明，只在下文進(jìn)行簡(jiǎn)短說(shuō)明。按照這個(gè)標(biāo)準(zhǔn)，光盤邏輯軌道上的扇區(qū)按順序從0計(jì)數(shù)，并且應(yīng)用

圖1A～1C中所示的扇區(qū)布局。
圖1A示出扇區(qū)的已予先格式化的頭標(biāo)，圖1B示出提供512用戶字節(jié)時(shí)的扇區(qū)格式，圖1C示出提供2048用戶字節(jié)時(shí)的扇區(qū)格式。在圖1A～1C中，SM代表表示扇區(qū)起始部分的扇區(qū)標(biāo)志，VFO1、VFO2和VFO3分別代表VFO同步字段，AM代表具有不在掃描寬度限制(RLL)碼中產(chǎn)生的叫做RLL(1，7)的位圖形的地址標(biāo)志，ID1和ID2分別代表ID字段。PA代表后同步碼，PHF代表予先格式化的頭標(biāo)，G代表間隙，RF代表記錄字段。S代表同步字段，DF代表數(shù)據(jù)字段，B代表緩沖字段。此外，每種字段下面所示的數(shù)字指示字節(jié)數(shù)。
在上述標(biāo)準(zhǔn)中應(yīng)用的RLL(1，7)調(diào)制碼與常規(guī)系統(tǒng)相比是有益的，因?yàn)镽LL(1，7)調(diào)制碼不易受到噪聲影響，并且當(dāng)復(fù)制來(lái)自光盤的信息時(shí)能獲得大的檢測(cè)余量。
另一方面，按照常規(guī)系統(tǒng)，光盤上記錄的數(shù)據(jù)用微分法檢測(cè)。因而，即使數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和顯著不同，相對(duì)于限制電平也不會(huì)出現(xiàn)不良作用。然而，當(dāng)通過(guò)使RLL(2，7)調(diào)制碼經(jīng)過(guò)脈寬調(diào)制(PWM)，按照標(biāo)志緣記錄系統(tǒng)記錄RLL(2，7)調(diào)制碼時(shí)，數(shù)據(jù)中的邏輯值“1”的總和與邏輯值“0”的總和顯著不同，可在指向邏輯值“1”或“0”的方向發(fā)生偏差。結(jié)果，因?yàn)閿?shù)據(jù)對(duì)不用微分法進(jìn)行數(shù)據(jù)檢測(cè)的PWM模擬電路的限制電平發(fā)生偏差，所以在這種情況下出現(xiàn)問(wèn)題。
如果按照標(biāo)志緣記錄系統(tǒng)記錄RLL(1，2)調(diào)制碼并且數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和顯著不同，則1扇區(qū)內(nèi)從光盤重現(xiàn)的信號(hào)中的DC分量的平均值變得太大或太小。在這種情況下，設(shè)置使重現(xiàn)信號(hào)雙值化時(shí)所用的限制電平變得很困難，而且存在難以精確地重現(xiàn)所記錄的數(shù)據(jù)問(wèn)題。
雖然已有了通過(guò)適當(dāng)?shù)匕瓷鲜鰳?biāo)準(zhǔn)轉(zhuǎn)換再同步字節(jié)的圖案，使扇區(qū)內(nèi)數(shù)據(jù)字段中數(shù)據(jù)圖案DC電平的波動(dòng)或不穩(wěn)定性最小的建議，但還必須提出有效地具體的方法來(lái)完成此建議。
因此，本發(fā)明的總的目的是提供一種能解決上述問(wèn)題的新穎而有效的編碼單元和存儲(chǔ)單元。
本發(fā)明的另一個(gè)更具體的目的是提供一種編碼單元和有這樣的符合上述標(biāo)準(zhǔn)的編碼單元的存儲(chǔ)單元，其中在數(shù)據(jù)重現(xiàn)時(shí)限制電平的容限能由于保持重現(xiàn)信號(hào)的DC分量相對(duì)隨機(jī)數(shù)據(jù)為常數(shù)而變大，提高了重現(xiàn)數(shù)據(jù)的穩(wěn)定性和可靠性，并且使數(shù)據(jù)圖案的DC電平的波動(dòng)或不穩(wěn)定性抑制到最小。
本發(fā)明的又一目的是提供一種用以將記錄在記錄介質(zhì)上的數(shù)據(jù)編碼的編碼單元，它包括第一裝置，用以當(dāng)將用產(chǎn)生有DC分量的圖形的予定的調(diào)制碼編碼的數(shù)據(jù)變換為脈寬調(diào)制數(shù)據(jù)時(shí)，將再同步字節(jié)插入數(shù)據(jù)字段內(nèi)的兩數(shù)據(jù)塊之間，這里再同步字節(jié)有再同步圖案，并且當(dāng)數(shù)據(jù)字段內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)能達(dá)到同步；用以計(jì)算予定數(shù)據(jù)塊的數(shù)字和的值的第二裝置，這里數(shù)字和的值指的是在脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和之間的差；和第三裝置，用以控制第一裝置以便將有使數(shù)字和的值最小的再同步圖案的再同步字節(jié)插入本數(shù)據(jù)塊中。按照本發(fā)明的編碼單元，當(dāng)選擇再同步字節(jié)的再同步圖案以使數(shù)字和的值變得最小時(shí)能用硬件計(jì)算數(shù)字和的值。因?yàn)橹噩F(xiàn)信號(hào)的DC分量相對(duì)隨機(jī)數(shù)據(jù)能保持常數(shù)，所以符合上述所推薦的標(biāo)準(zhǔn)是可能的，并能提高重現(xiàn)數(shù)據(jù)的穩(wěn)定性和可靠性。此外，將數(shù)據(jù)圖案的DC電平波動(dòng)抑制到最小也是可能的。
本發(fā)明的再一個(gè)目的是提供一種用以編碼和將數(shù)據(jù)記錄到記錄介質(zhì)上的存儲(chǔ)單元，它包括第一裝置，用以當(dāng)將用產(chǎn)生有DC分量的圖案的予定調(diào)制碼編碼的數(shù)據(jù)轉(zhuǎn)換為脈寬調(diào)制數(shù)據(jù)時(shí)，將再同步字節(jié)插入數(shù)據(jù)字段內(nèi)兩個(gè)數(shù)據(jù)塊之間，這里，再同步字節(jié)有再同步圖案，當(dāng)數(shù)據(jù)字段內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)也能達(dá)到同步；用以計(jì)算予定數(shù)據(jù)塊的數(shù)字和的值的第二裝置，這里數(shù)字和的值指的是在脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和之間的差；第三裝置，用以控制第一裝置以便把有使數(shù)字和的值最小的再同步圖案的再同步字節(jié)插入本數(shù)據(jù)塊；和記錄裝置，用以將由第一裝置得到的脈寬調(diào)制數(shù)據(jù)記錄在記錄介質(zhì)上。按照本發(fā)明的存儲(chǔ)單元，當(dāng)選擇再同步字節(jié)的再同步圖案以使數(shù)字和的值變得最小時(shí)，用硬件計(jì)算數(shù)字和的值是可能的。因此，能符合上述所推薦的標(biāo)準(zhǔn)，而且因?yàn)橹噩F(xiàn)信號(hào)的DC分量能相對(duì)隨機(jī)數(shù)據(jù)保持為常數(shù)，所以能提高重現(xiàn)數(shù)據(jù)的穩(wěn)定性和可靠性。此外，能將數(shù)據(jù)圖案的DC電平的波動(dòng)抑制到最小值。
參照附圖閱讀下面的詳細(xì)說(shuō)明，將使本發(fā)明的其它目的和進(jìn)一步特征更加明顯。
圖1A～1C分別是用以說(shuō)明所推薦的標(biāo)準(zhǔn)的扇區(qū)布局的圖；圖2是用以說(shuō)明輸入位到通道位的變換的圖；圖3是用以說(shuō)明當(dāng)扇區(qū)有512字節(jié)，ECC應(yīng)用5路交錯(cuò)時(shí)數(shù)據(jù)字段內(nèi)的記錄順序的圖；圖4是當(dāng)扇區(qū)有2048字節(jié)，ECC應(yīng)用20路交錯(cuò)的說(shuō)明數(shù)據(jù)字段內(nèi)記錄順序的圖；圖5是說(shuō)明PPM數(shù)據(jù)與PWM數(shù)據(jù)和記錄在光盤上的標(biāo)志的關(guān)系的圖；圖6示出本發(fā)明的存儲(chǔ)單元的實(shí)施例的一般結(jié)構(gòu)的系統(tǒng)方框圖；圖7示出編碼器/譯碼器的實(shí)施例的系統(tǒng)方框圖8是用以說(shuō)明通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤上的標(biāo)志域、和在記錄于光盤上的圖案是最緊湊(1T)圖案時(shí)脈沖流發(fā)生器的輸出電平的關(guān)系的圖；圖9的說(shuō)明通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤上的標(biāo)志域與當(dāng)記錄在光盤上的圖案是2T圖案時(shí)脈沖流發(fā)生器的輸出電平的關(guān)系的圖；圖10是說(shuō)明通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤上的標(biāo)志域與當(dāng)記錄在光盤上的圖案是RLL(1，7)調(diào)制碼的最粗糙(7T)圖形時(shí)脈沖流發(fā)生器的輸出電平的關(guān)系的圖；圖11示出DSV計(jì)算電路實(shí)施例的系統(tǒng)方框圖；圖12更詳細(xì)地示出圖11中所示的DSV計(jì)算電路的結(jié)構(gòu)的系統(tǒng)方框圖。
參照?qǐng)D1A～1C，按照上述標(biāo)準(zhǔn)，數(shù)據(jù)字段DF包括用戶能自由地將數(shù)據(jù)寫入的用戶數(shù)據(jù)字節(jié)；用錯(cuò)誤檢測(cè)所用的CRC碼寫入的循環(huán)冗余檢驗(yàn)(CRC)字節(jié)；用錯(cuò)誤檢測(cè)所用的ECC碼寫入的錯(cuò)誤校正碼字節(jié)；和再同步字節(jié)。當(dāng)由于大的故障或類似情況使數(shù)據(jù)字段DF內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)，提供再同步字節(jié)，通過(guò)建立再同步以防止用戶數(shù)據(jù)內(nèi)錯(cuò)誤擴(kuò)散。再同步字節(jié)有分別由共達(dá)2字節(jié)的通道位構(gòu)成的任一種下述再同步圖案，這里X和Y根據(jù)其前或其后的數(shù)據(jù)圖案設(shè)置為“0”或“1”。用RSA和RSB代表這些再同步圖案，所說(shuō)的RSA和RSB是兩種不按RLL(1，7)調(diào)制碼產(chǎn)生的圖案。
RSA0X0100000001000000100 00YRSB0X010000000100000010100Y如在圖2中所示限定用以將格式化區(qū)中的全部數(shù)據(jù)記錄在光盤上的RLL(1，7)調(diào)制碼。圖2示出輸入位轉(zhuǎn)換成通道位的情況。在圖2中“not00”指的是“01”“10”或“11”，“X”指的是其值是“0”或“1”。從被變換字段的第一字節(jié)的第一位開(kāi)始RLL(1，7)調(diào)制編碼，在再同步區(qū)之后從再同步字節(jié)的最后的2輸入位重新開(kāi)始編碼。
以圖3和4中所示的順序進(jìn)行數(shù)據(jù)字段DF內(nèi)的記錄。圖3示出扇區(qū)有512字節(jié)和ECC使用5路交錯(cuò)的情況，圖4示出扇區(qū)有2048字節(jié)和ECC使用20路交錯(cuò)的情況。在圖3和4中，從左到右和從上到下進(jìn)行記錄。而且，SB代表同步字節(jié)，D代表用戶字節(jié)，RS代表再同步字節(jié)，C代表CRC的檢查字節(jié)，E代表ECC的檢查字節(jié)，和Fm代表FF字節(jié)。
因此，在圖3中所示的情況下，第一104行包括在0～4列中的用戶字節(jié)、4FF字節(jié)和CRC的4檢查字節(jié)，下一個(gè)16行只包括ECC的檢查字節(jié)。另一方面，在圖4所示的情況下，第一103行包括0～19列中的用戶字節(jié)、8FF字節(jié)和CRC的4檢查字節(jié)，下一個(gè)16行僅包括ECC的檢查字節(jié)。
按照上述標(biāo)準(zhǔn)，為使扇區(qū)內(nèi)數(shù)據(jù)字段中數(shù)據(jù)圖案的DC電平的波動(dòng)最小，能將再同步字節(jié)的圖案內(nèi)值“1”的總和從奇數(shù)轉(zhuǎn)變到偶數(shù)，反之亦然。換言之，能將DC電平的波動(dòng)抑制到最小的再同步圖案在再同步字節(jié)的兩種再同步圖案RSA和RSB之間選擇。
要用的再同步圖案由如下方法確定。首先，由脈沖位置調(diào)制(PPM)數(shù)據(jù)所描述通道位轉(zhuǎn)換成PWM數(shù)據(jù)以簡(jiǎn)化處理。例如，如果PPM數(shù)據(jù)是“…0010100010010…”，則將此PPM數(shù)據(jù)轉(zhuǎn)換成PWM數(shù)據(jù)“…0011000011100…”。然后，PWM數(shù)據(jù)的邏輯值“0”被看作“-1”，PWM數(shù)據(jù)的邏輯值“1”被看作“+1”，并計(jì)算數(shù)據(jù)和的值(DSV)。此DSV是PWM數(shù)據(jù)中邏輯值“1”的數(shù)量和PWM數(shù)據(jù)中邏輯值“0”的數(shù)量之間的差。
圖5示出PPM數(shù)據(jù)、PWM數(shù)據(jù)和這種特殊情況下記錄在光盤上的標(biāo)志的關(guān)系。在這種情況下，由DSVm＝(＋5－4＋8－5…)計(jì)算DSVm。將數(shù)據(jù)記錄在光盤上時(shí)，如果DSVm是最小值，則能將數(shù)據(jù)圖案的DC電平波動(dòng)抑制到最小值。
再同步區(qū)被分成2部分(RS‖INV)，這些已分的部分借助應(yīng)用PPM數(shù)據(jù)的下列公式限定。
RS＝0X010000000100000010INV＝00Y(INV1)或100Y(INV2)而且當(dāng)在扇區(qū)有1024字節(jié)m＝1，……，N，N＝39和扇區(qū)有512字節(jié)N＝30時(shí)，用戶數(shù)據(jù)能用下式限定。
VF02‖SYNC‖B0‖RS1‖INV1(或INV2)‖B1‖RS2‖…‖INV1(或INV2)‖Bm‖RSm＋1‖……‖INV1(或INV2)‖BN限定函數(shù)DSV(Z)，以使用為PPM數(shù)據(jù)流的自變量(Z)變成以直接超前該自變量(Z)的數(shù)據(jù)的PWM數(shù)據(jù)的最后的PWM狀態(tài)為基礎(chǔ)的PWM數(shù)據(jù)的和。
而且，使用如下算法以m步驟選擇INV1或INV2。
P0＝DSV(VFO3‖SYNC‖B0‖RS1)Pm＝Pm－1＋DSV(INV1‖Bm‖RSm＋1)Pm＝Pm－1＋DSV(INV2‖Bm‖RSm＋1)
選擇INV1或INV2到最小值｜Pm｜PN＝PN－1＋DSV(INV1‖BN)PN＝PN－1＋DSV(INV2‖BN)選擇INV1或INV2到最小值｜PN｜下面將按以上算法從m＝1～N重復(fù)這種步驟，在扇區(qū)有1024字節(jié)時(shí)N＝39，扇區(qū)有512字節(jié)時(shí)N＝30。如果對(duì)兩種再同步圖案RSA和RSB，｜Pm｜取相同的值，則選擇再同步圖案RSA和RSB中的第一再同步圖案RSA。
如上所述，當(dāng)將RLL(1，7)調(diào)制碼轉(zhuǎn)換成PWM數(shù)據(jù)時(shí)，以下數(shù)據(jù)塊的PWM數(shù)據(jù)中具有值“1”的部分和具有值“0”的部分被互換(或轉(zhuǎn)換)，這取決于兩數(shù)據(jù)塊之間的再同步字節(jié)的再同步圖案中所包括的“1”的數(shù)量。因此，按照以上標(biāo)準(zhǔn)，應(yīng)用這種特性，使扇區(qū)內(nèi)數(shù)據(jù)字段中數(shù)據(jù)圖案的DC電平波動(dòng)最小。
換言之，在重復(fù)在NRZ數(shù)據(jù)中是“596”的圖案的情況下，即“…0101000000101000000101000000101000000…”是重復(fù)RLL(1，7)調(diào)制碼中的1T/6T圖案，例如，通過(guò)變換在再同步字節(jié)部分的PWM數(shù)據(jù)能有效地抑制數(shù)據(jù)圖案的DC電平波動(dòng)。
可以想到用軟件進(jìn)行DSV的計(jì)算。然而，當(dāng)用軟件進(jìn)行計(jì)算時(shí)，必須在要處理的特殊扇區(qū)之前完成扇區(qū)中DSV的計(jì)算。結(jié)果，在進(jìn)行計(jì)算的微處理器單元(MPU)或類似裝置上的負(fù)載變大，當(dāng)考慮到軟件的計(jì)算速度時(shí)，要快速計(jì)算DSV是困難的。而且，在用MPU或類似裝置計(jì)算DSV時(shí)，MPU或類似裝置就不能進(jìn)行其它處理，要進(jìn)行其它處理就必須等待。由于這些原因，用軟件計(jì)算DSV是很不現(xiàn)實(shí)的。
在本發(fā)明中用硬件計(jì)算DSV從而快速計(jì)算DSV。而且，選擇和建立再同步圖案，以便通過(guò)使用由硬件完成的DSV的計(jì)算結(jié)果，使DSV成為最小值，將再同步圖案插入記錄在光盤上的數(shù)據(jù)中，從而能提高重現(xiàn)數(shù)據(jù)的穩(wěn)定性和可靠性。
圖6是表示本發(fā)明的存儲(chǔ)單元實(shí)施例的一般結(jié)構(gòu)的系統(tǒng)方框圖。在此實(shí)施例中，本發(fā)明適用于光盤單元。在圖6中，光盤單元包括SCSi協(xié)議控制器(SPC)1、數(shù)據(jù)緩沖器2、格式器(FMT)3、MPU4、ECC處理器(ECCP)5、編碼器/譯碼器6、激光二極管(LD)控制器7、包括激光二極管(LD)8a和光電二極管(PD)8b的光學(xué)頭8、轉(zhuǎn)動(dòng)光盤10的主軸馬達(dá)9、讀出放大器12、VFO(PLL鎖相環(huán))電路13與14、和控制電路15。
SPC1經(jīng)SCSi接口連接到諸如個(gè)人計(jì)算機(jī)和工作站等主單元(未繪出)，并控制SCSi協(xié)議。SPC1將數(shù)據(jù)從主單元傳輸?shù)綌?shù)據(jù)緩沖器2，并且將數(shù)據(jù)從數(shù)據(jù)緩沖器2傳輸?shù)街鲉卧?。MPU4分析來(lái)自SPC1的指令并通知數(shù)據(jù)傳輸。MPU4也經(jīng)控制電路15控制諸如記錄頭驅(qū)動(dòng)部分(未示出)和光盤單元的主軸馬達(dá)驅(qū)動(dòng)部分(未示出)等各種驅(qū)動(dòng)部分，以使光學(xué)頭8掃描光盤10上所要求的記錄位置。此外MPU4控制FMT3以便傳輸記錄在光盤10上的數(shù)據(jù)并存儲(chǔ)在數(shù)據(jù)緩沖器2內(nèi)。ECCP5將ECC加到記錄在光盤10上的數(shù)據(jù)。
編碼器/譯碼器6將經(jīng)ECCP5得到的數(shù)據(jù)編碼，并控制經(jīng)LD控制器7供給光學(xué)頭8的激光二極管8a的激光二極管電流。編碼由二步完成，首先將數(shù)據(jù)編碼成RLL(1，7)調(diào)制碼，然后再將此RLL(1，7)調(diào)制碼編碼(即轉(zhuǎn)換)成PWM數(shù)據(jù)。由激光二極管8a發(fā)射的激光束照射在光盤10上，從而將表征數(shù)據(jù)的標(biāo)志記錄到光盤10上。
另一方面，借助光學(xué)頭8的光電二極管8b，由光盤10反射和接收的激光束轉(zhuǎn)換成電流。此電流在加到VFO電路13和14之前被讀出放大器12放大并轉(zhuǎn)換成二進(jìn)制信號(hào)。用編碼器/譯碼器6譯碼來(lái)自VFO電路13和14的復(fù)制的數(shù)據(jù)。
應(yīng)用本發(fā)明的光盤單元的特征在于，圖6中所示的具有公知電路或類似電路的編碼器/譯碼器6可用于光盤單元的除編碼器/譯碼器6之外的部分。例如由SPC1、EMT3和ECCP5構(gòu)成的部件可用于半導(dǎo)體芯片MB86506，MPU4可用于半導(dǎo)體芯片68302。
圖7示出編碼器/譯碼器6的實(shí)施例的系統(tǒng)方框圖。在圖7中，半導(dǎo)體芯片20由圖6中所示的SPC1、FMT3和ECCP5組成。例如半導(dǎo)體芯片(格式器ECCP)MB86506可以用作這種半導(dǎo)體芯片20。編碼器/譯碼器6的編碼器部分包括VFO寄存器21、同步字節(jié)寄存器22、由隨機(jī)存儲(chǔ)器(RAM)或類似部件組成的數(shù)據(jù)緩沖器23、多路轉(zhuǎn)換器24、編碼器25、并聯(lián)一串聯(lián)(P/S)轉(zhuǎn)換器26、編碼器27、再同步圖形發(fā)生器28、再同步圖形插入電路29、DSV計(jì)算電路30、寫入順序計(jì)數(shù)器31、多路轉(zhuǎn)換器32、和脈沖流發(fā)生器33。編碼器/譯碼器6的編碼器部分相應(yīng)于本發(fā)明的編碼單元的實(shí)施例。
寫入順序計(jì)數(shù)器31按照諸如通道位時(shí)鐘和字節(jié)時(shí)鐘等時(shí)鐘信號(hào)產(chǎn)生各種同步信號(hào)。這些來(lái)自寫入順序器31的同步信號(hào)用以控制編碼器/譯碼器6內(nèi)各部分的工作同步。1通道位時(shí)鐘相當(dāng)于RLL(1，7)調(diào)制碼中1位數(shù)據(jù)。而且通過(guò)用12來(lái)分頻通道位時(shí)鐘得到此實(shí)施例中的字節(jié)時(shí)鐘。
VFO寄存器21存儲(chǔ)寫入VFO同步字段中的VFO圖案，同步字節(jié)寄存器22存儲(chǔ)寫入同步字段中的同步字節(jié)。數(shù)據(jù)緩沖器23存儲(chǔ)從半導(dǎo)體芯片20經(jīng)P/S轉(zhuǎn)換器26得到的20～30字節(jié)的數(shù)據(jù)，即等于1數(shù)據(jù)塊的數(shù)據(jù)。如上所述，必須使用以前數(shù)據(jù)塊的再同步字節(jié)予先計(jì)算本數(shù)據(jù)塊的DSV。因此，在此實(shí)施例中，必須在數(shù)據(jù)提供給編碼器27之前，將數(shù)據(jù)提供給數(shù)據(jù)緩沖器23的一個(gè)數(shù)據(jù)塊。換言之，在從DSV計(jì)算電路30得到DSV計(jì)算結(jié)果之后再?gòu)臄?shù)據(jù)緩沖器23讀出數(shù)據(jù)。按照來(lái)自寫入順序計(jì)數(shù)器31的讀出同步信號(hào)控制的讀出定時(shí)從數(shù)據(jù)緩沖器23讀出數(shù)據(jù)。用多路轉(zhuǎn)換器24多路傳輸來(lái)自VFO寄存器21的VFO圖案、來(lái)自同步字節(jié)寄存器22的同步字節(jié)、和來(lái)自數(shù)據(jù)緩沖器23的數(shù)據(jù)并用編碼器25編碼成RLL(1，7)調(diào)制碼。當(dāng)進(jìn)行這種編碼時(shí)，編碼器25在由來(lái)自寫入順序計(jì)數(shù)器31的插入同步信號(hào)決定的時(shí)刻插入再同步圖案，它使從DSV計(jì)算電路30得到的DSV為最小值。將在下面說(shuō)明DSV計(jì)算電路30。由編碼器25輸出的RLL(1，7)調(diào)制碼提供給將在下面說(shuō)明的多路轉(zhuǎn)換器32。
在此實(shí)施例中，能由圖6所示的MPU4任意改變數(shù)據(jù)緩沖器23的字節(jié)數(shù)。供給編碼器25的再同步圖案RSA或RSB可以從再同步圖案發(fā)生器28經(jīng)再同步圖案插入電路29和DSV計(jì)算電路來(lái)供給，或者可以在同步字節(jié)寄存器22中存儲(chǔ)再同步圖案RSA和RSB，并且此已存儲(chǔ)的再同步圖案RSA或RSB可以經(jīng)多路轉(zhuǎn)換器24供給編碼器25。
另一方面，來(lái)自P/S轉(zhuǎn)換器26的數(shù)據(jù)被用編碼器27編碼成RLL(1，7)調(diào)制碼，然后供給再同步圖案插入電路29。再同步圖案發(fā)生器28按照來(lái)自寫入順序計(jì)數(shù)器31的同步信號(hào)產(chǎn)生2種再同步圖案RSA和RSB，并將再同步圖案RSA和RSB提供給再同步圖案插入電路29。再同步圖案插入電路29將再同步圖案RSA和RSB插入RLL(1，7)調(diào)制碼，DSV計(jì)算電路30按照來(lái)自再同步圖案插入電路29的RLL(1，7)調(diào)制碼，響應(yīng)來(lái)自寫入順序計(jì)數(shù)器31的同步信號(hào)對(duì)每個(gè)再同步圖案RSA和RSB計(jì)算DSV。而且，DSV計(jì)算電路30向編碼器25供給再同步圖案RSA和RSB中使DSV最小的一種。
來(lái)自編碼器25的RLL(1，7)調(diào)制碼和來(lái)自ID格式器3A的格式化碼供給多路轉(zhuǎn)換器32。脈沖流發(fā)生器33能在除RLL(1，7)模式之外的模式下工作。例如脈沖流發(fā)生器33能以RLL(2，7)模式、擦除模式和ID格式化模式工作。在RLL(2，7)模式中，脈沖流發(fā)生器33輸出一寫入脈沖，其寬度為3/2T，其電平相當(dāng)于開(kāi)始記錄時(shí)激光二極管8a的寫入功率PW1，并且在記錄結(jié)束時(shí)設(shè)置激光二極管8a的寫入功率僅在寬度為1T時(shí)為0。相對(duì)2T或更大的寫入數(shù)據(jù)，脈沖流發(fā)生器33增加一脈沖流，其寬度為T/2，電平相當(dāng)于激光二極管8a的寫入功率PW2。脈沖流發(fā)生器33的其它模式未直接涉及本發(fā)明的實(shí)質(zhì)，本說(shuō)明書中將省略對(duì)這些其它模式的說(shuō)明。
圖8是說(shuō)明當(dāng)記錄在光盤10上的圖案是最緊湊(IT)圖案時(shí)，通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤10上的標(biāo)志域與脈沖流發(fā)生器33的輸出電平的關(guān)系的圖。在這種情況下，沒(méi)有脈沖流加給后一半寫入脈沖，寫入功率僅取決于Pa和PW1。
圖9說(shuō)明當(dāng)記錄在光盤10上的圖案是2T圖案時(shí)通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤10上的標(biāo)志域和脈沖流發(fā)生器33的輸出電平的關(guān)系。在這種情況下，沒(méi)有脈沖流加給后一半寫入脈沖，寫入功率取決于Pa、PW1和PW2。
圖10說(shuō)明當(dāng)記錄在光盤10上的圖案是最粗糙(7T)的圖案時(shí)通道位時(shí)鐘17WCC、數(shù)據(jù)流17WDT、光盤10上的標(biāo)志域和脈沖流發(fā)生器33的輸出電平的關(guān)系。在這種情況下，這里存在加到后一半寫入脈沖的脈沖流，寫入功率取決于Pa、PW1和PW2。
圖11示出DSV計(jì)算電路30的一實(shí)施例的系統(tǒng)方框圖。在圖11中，DSV計(jì)算電路30包括輸入部分41、計(jì)數(shù)器部分42、DSV計(jì)算部分43、DSV選擇部分44、和予加載部分45。
圖12更詳細(xì)地示出在圖11中所示的DSV計(jì)算電路30的結(jié)構(gòu)的系統(tǒng)方框圖。在圖12中，輸入部分41包括JK觸發(fā)器411和412。計(jì)數(shù)器部分42包括計(jì)數(shù)器421～424和D觸發(fā)器425～428。DSV計(jì)算部分43包括加法器431～434。DSV選擇器部分44包括絕對(duì)值電路441和442、比較器443和多路轉(zhuǎn)換器444。而且，予加載部分45包括予加載電路451。
再同步圖案插入電路29包括多路轉(zhuǎn)換器291和292。多路轉(zhuǎn)換器291接收來(lái)自圖7所示的編碼器27的RLL(1，7)調(diào)制碼和來(lái)自再同步圖案發(fā)生器28的再同步圖案RSA。多路轉(zhuǎn)換器292接收來(lái)自編碼器27的RLL(1，7)調(diào)制碼和來(lái)自再同步圖案發(fā)生器28的另一再同步圖案RSB。
因此，轉(zhuǎn)換成RLL(1，7)調(diào)制碼的數(shù)據(jù)流17WDT輸入到輸入部分41的JK觸發(fā)器411的J輸入端和K輸入端，通道位時(shí)鐘17WCC輸入到JK觸發(fā)器的時(shí)鐘輸入端。同樣地，轉(zhuǎn)換成RLL(1，7)調(diào)制碼的數(shù)據(jù)流17WDT輸入到輸入部分41的JK觸發(fā)器412的J輸入端和K輸入端，通道位時(shí)鐘17WCC輸入到JK觸發(fā)器412的時(shí)鐘輸入端。結(jié)果，輸入部分41通過(guò)用通道位時(shí)鐘17WCC鎖存數(shù)據(jù)流17WDT使數(shù)據(jù)同步。接著，JK觸發(fā)器411和412使通道位時(shí)鐘17WCC觸發(fā)以產(chǎn)生標(biāo)志緣記錄的PWM數(shù)據(jù)(寫入脈沖)。PWM數(shù)據(jù)輸入到計(jì)數(shù)器部分42的計(jì)數(shù)器421～424的每一個(gè)的啟動(dòng)輸入端EN，但在輸入到計(jì)數(shù)器422和424的啟動(dòng)輸入端ENi之前轉(zhuǎn)角PWM數(shù)據(jù)。
在圖12中，通常由輸入部分41的上面部分、計(jì)數(shù)器部分42、DSV計(jì)算部分43和予加載部分45形成用以插入再同步圖案RSA的電路部分。另一方面，通常由輸入部分41的下面部分、計(jì)數(shù)器部分42、DSV計(jì)算部分43和予加載部分45構(gòu)成用以插入再同步圖案RSB的電路部分。
轉(zhuǎn)換來(lái)自圖7所示的寫入順序計(jì)數(shù)器31的予加載脈沖CC3F并輸入到輸入部分41的計(jì)數(shù)器421～424中每一個(gè)的加載輸入端LD。而且，來(lái)自將在下面說(shuō)明的予加載部分45的加載值輸入到輸入部分41的計(jì)數(shù)器421～424中的每一個(gè)的加載值輸入端。
計(jì)數(shù)器部分42獨(dú)立地計(jì)數(shù)PWM數(shù)據(jù)的“1”和“0”。換言之，計(jì)數(shù)器421計(jì)數(shù)PWM數(shù)據(jù)的“1”，計(jì)數(shù)器422計(jì)數(shù)PWM數(shù)據(jù)的“0”，以便測(cè)量“1”和“0”各自的長(zhǎng)度。同樣地，計(jì)數(shù)器423計(jì)數(shù)PWM數(shù)據(jù)的“1”，計(jì)數(shù)器424計(jì)數(shù)PWM數(shù)據(jù)的“0”，以便測(cè)量“1”和“0”各自的長(zhǎng)度。計(jì)數(shù)器421～424的輸出被輸入到相應(yīng)的觸發(fā)器425～428。并用例如在再同步字節(jié)的第三位成為有效的鎖存時(shí)鐘LTH鎖存。因此，能及時(shí)保持DSV直到那點(diǎn)為止。
由寫入順序計(jì)數(shù)器31供給鎖存時(shí)鐘LTH。鎖存時(shí)鐘LTH的有效定時(shí)不限于再同步字節(jié)的第三位，有效定時(shí)可以是再同步字節(jié)的第三或下一位和再同步字節(jié)的5或最位后之前的更多位。由于將DSV的鎖存定時(shí)在圖7所示的編碼器27中盡可能設(shè)置成該值剛剛變成確定的(固定的)之后的時(shí)刻，所以能盡可能早的設(shè)定DSV的計(jì)算開(kāi)始時(shí)間，從而確實(shí)得到計(jì)算DSV的時(shí)間。
觸發(fā)器425的輸出和觸發(fā)器426的已變換的輸出都輸入到DSV計(jì)算部分43的加法器431。此后計(jì)算在已鎖存的PWM數(shù)據(jù)中作為“1”的數(shù)量與“0”的數(shù)量之間的差的DSV。而且，觸發(fā)器427的輸出和觸發(fā)器428的已變換的輸出都輸入到DSV計(jì)算部分43的加法器432。相應(yīng)地計(jì)算在已鎖存的PWM數(shù)據(jù)中作為“1”的數(shù)量“0”的數(shù)量之間的差的DSV。
在此實(shí)施例中，數(shù)據(jù)“1”輸入到加法器431和432的進(jìn)位輸入端，以矯正誤差，此誤差使在因計(jì)數(shù)部分42的計(jì)數(shù)器422和424的位反轉(zhuǎn)輸入而增加的時(shí)刻，所增加的值變成小于“1”。
此外，由于能通過(guò)在有再同步圖案RSA的再同步字節(jié)的第21位插入“1”而產(chǎn)生再同步圖案RSB，直到有再同步圖案RSA和RSB的再同步字節(jié)的第20位為止，DSV是相同的。由于這個(gè)原因，利用直到再同步字節(jié)的第20位兩系統(tǒng)的再同步圖案RSA和RSB的DSV相同這一事實(shí)，首先將予加載脈沖CC3F輸入到計(jì)數(shù)器421～424的加載輸入端LD，來(lái)自予加載部分45的加載值隨后輸入到加載值輸入端，并在再同步字節(jié)的第20位響應(yīng)從寫入順序計(jì)數(shù)器31輸入的予加載脈沖PLP進(jìn)行予加載以在DSVs被鎖存之后立即在加法器431和432中加入DSVs。
在加法器433中，將再同步圖案RSA和DSV增加到來(lái)自加法器431的DSV輸出中。同樣，在加法器434中，將再同步圖案RSB的DSV增加到來(lái)自加法器432的DSV輸出中。再同步圖案RSA和RSB的DSVs分別是±3，在DSVs被鎖存在計(jì)數(shù)器部分42中之前按照PWM數(shù)據(jù)的狀態(tài)選擇再同步圖案RSA和RSB的DSVs。在此實(shí)施例中，如果在再同步字節(jié)的第三位被鎖存的PWM數(shù)據(jù)是正的，則再同步圖案RSA和RSB的DSVs是正的。因而，加法器433相對(duì)于插入再同步圖案RSA的PWM數(shù)據(jù)輸出DSV，加法器434相對(duì)于插入再同步圖案RSB的PWM數(shù)據(jù)輸出DSV。
加法器433和434的進(jìn)位被用作檢查DSVs是正還是負(fù)的位。例如，如果進(jìn)位是“1”，它表示來(lái)自加法器433和434的DSVs輸出是正。
來(lái)自加法器433和434的DSVs輸出被輸入到DSV選擇部分44內(nèi)的相應(yīng)的絕對(duì)值電路441和442。來(lái)自絕對(duì)值電路441和442的以加法器433和434的進(jìn)位為基礎(chǔ)的DSVs輸出的絕對(duì)值輸入到比較器443。比較器443輸出用以選擇再同步圖案RSA或RSB的輸出信號(hào)。以便選擇具有較小絕對(duì)值的DSV。此選擇信號(hào)輸入到多路轉(zhuǎn)換器444，從多路轉(zhuǎn)換器444輸出來(lái)自加法器433和434的DSVs輸出之間的較小的DSV。此選擇信號(hào)也輸入到圖7所示的編碼器25。來(lái)自多路轉(zhuǎn)換器444的DSV輸出被輸入到予加載部分45的予加載電路451。
如果來(lái)自絕對(duì)值電路441和442的DSVs輸出的絕對(duì)值相等，則按照如下規(guī)則選擇再同步圖案RSA或RSB，這里DSV1代表來(lái)自加法器433的DSV輸出，DSV2代表來(lái)自加法器434的DSV輸出。換言之，當(dāng)DSV1＝DSV2時(shí)選擇再同步圖案RSA，當(dāng)DSV1＞0而DSV2＜0時(shí)選擇再同步圖案RSB，當(dāng)DSV1＜0而DSV2＞0時(shí)選擇再同步圖案RSA。
在予加載部分45中，當(dāng)來(lái)自多路轉(zhuǎn)換器444的DSV輸出滿足DSV≥0時(shí)，予加載電路451就這樣將來(lái)自DSV選擇部分44的多路轉(zhuǎn)換器444的DSV輸出，作為加載值輸入到計(jì)數(shù)器部分42的計(jì)數(shù)器421和423。另一方面，如果來(lái)自DSV選擇部分44的多路轉(zhuǎn)換器444的DSV輸出滿足DSV＜0，則在作為加載值輸入到計(jì)數(shù)器部分42的計(jì)數(shù)器422和424之前，變換此來(lái)自多路轉(zhuǎn)換器444的DSV輸出。
在進(jìn)行下一步計(jì)算之前，必須將用DSV選擇部分44的多路轉(zhuǎn)換器444選擇的有較小絕對(duì)值的DSV作為加載值予加載到計(jì)數(shù)器部分42的計(jì)數(shù)器421～424。因而，在此實(shí)施例中，來(lái)自予加載電路451的加載值在再同步字節(jié)的第20位，響應(yīng)予加載脈沖PLP，予加載進(jìn)計(jì)數(shù)器421～424。而且，當(dāng)將數(shù)據(jù)加載進(jìn)計(jì)數(shù)器部分42內(nèi)的計(jì)數(shù)器421～424時(shí)，希望在計(jì)算第一數(shù)據(jù)塊的DSV之前計(jì)算同步字段VFO和同步字節(jié)SB的DSVs。在這種情況下，予先計(jì)算的同步字段VFO和同步字節(jié)SB的DSVs存儲(chǔ)到寄存器(未示出)中，讀出所存儲(chǔ)的DSVs并在開(kāi)始計(jì)算DSV之前加載入計(jì)數(shù)器421～424。
在示于圖12的較上或靠下部分的用以處理未用DSV選擇部分44選擇的DSV的電路系統(tǒng)中，插入再同步字節(jié)的PWM數(shù)據(jù)，在再同步字節(jié)的第20和下一位，與在圖12的另一部分的電路系統(tǒng)中的PWM數(shù)據(jù)相比，有相反的極性。因而，必須在再同步字節(jié)的某處轉(zhuǎn)換PWM數(shù)據(jù)的極性。在此實(shí)施例中，在再同步字節(jié)的第14到第17位之間變換電路系統(tǒng)中PWM數(shù)據(jù)的極性，所說(shuō)的電路系統(tǒng)用以處理未用DSV選擇部分44選擇的DSV。
雖然上述實(shí)施例應(yīng)用RLL(1，7)調(diào)制碼，但本發(fā)明不限于此，當(dāng)本發(fā)明應(yīng)用能產(chǎn)生有DC分量圖案的調(diào)制碼時(shí)，能獲得同樣效果。
而且，本發(fā)明不限于這些實(shí)施例，可以進(jìn)行各種各樣的變化和變更而不超出本發(fā)明的范圍。
權(quán)利要求
1.一種用以將記錄在記錄介質(zhì)上的數(shù)據(jù)編碼的編碼單元，所說(shuō)的編碼單元包括第一裝置，用以當(dāng)用予定的能產(chǎn)生有DC分量的圖案的調(diào)制碼編碼的數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制數(shù)據(jù)時(shí)，將再同步字節(jié)插入數(shù)據(jù)字段內(nèi)兩數(shù)據(jù)塊之間，所說(shuō)的再同步節(jié)有再同步圖案并且當(dāng)數(shù)據(jù)字段內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)也能實(shí)現(xiàn)同步；第二裝置，用以計(jì)算予定數(shù)據(jù)塊的數(shù)字和值，所說(shuō)的數(shù)字和值指的是在脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和之間的差；第三裝置，用以控制所說(shuō)的第一裝置，使得有可使數(shù)字和的值最小的再同步圖案的再同步字節(jié)插入本數(shù)據(jù)塊中。
2.按照權(quán)利要求1所說(shuō)的編碼單元，其特征在于所說(shuō)的第二裝置包括第一計(jì)數(shù)器裝置，用以計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總數(shù)；第二計(jì)數(shù)器裝置，用以計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的總數(shù)；加法器裝置，用以在有效時(shí)間內(nèi)按照來(lái)自所說(shuō)的第一和第二計(jì)數(shù)器裝置總輸出之間的差得到數(shù)字和的值。
3.按照權(quán)利要求2所說(shuō)的編碼單元，其特征在于所說(shuō)的予定調(diào)制碼是掃描寬度限制(1，7)調(diào)制碼，所說(shuō)的第二裝置鎖存數(shù)字和的值直到出現(xiàn)到轉(zhuǎn)換成掃描寬度限制(1，7)調(diào)制碼的再同步字節(jié)的予定位的定時(shí)為止，這里所說(shuō)的予定位是第三或下一位和5或在所說(shuō)的再同步字節(jié)的最后位之前的更多位。
4.按照權(quán)利要求3所說(shuō)的編碼單元，其特征在于所說(shuō)的加法器裝置包括用以相加剛被鎖存之后的數(shù)字和的值及再同步字節(jié)本身的數(shù)字和之值的加法部分。
5.按照權(quán)利要求4所說(shuō)的編碼單元，其特征在于所說(shuō)的加法部分在再同步字節(jié)的予定位按照脈寬調(diào)制數(shù)據(jù)的極性確定被相加的再同步字節(jié)的數(shù)字和的值的極性。
6.按照權(quán)利要求2所說(shuō)的編碼單元，其特征在于予先所說(shuō)的加法器裝置的進(jìn)位輸入端設(shè)置為邏輯值“1”，以防止由于位倒轉(zhuǎn)輸入到所說(shuō)的第二計(jì)數(shù)器裝置使所加的值變得小于“1”。
7.按照權(quán)利要求2所說(shuō)的編碼單元，其特征在于所說(shuō)的第一計(jì)數(shù)器裝置包括第一計(jì)數(shù)器，用以在插入有第一再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的數(shù)量，和第二計(jì)數(shù)器，用以在插入有第二再同步圖案的再同步字節(jié)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的數(shù)量；所說(shuō)的第二計(jì)數(shù)器裝置包括第三計(jì)數(shù)器，用以在插入有第一再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的數(shù)量，和第四計(jì)數(shù)器，用以在插入有第二再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的數(shù)量；和所說(shuō)的加法器裝置包括第一加法部分，用以從由所說(shuō)的第一和第三計(jì)數(shù)器輸出的已計(jì)數(shù)的數(shù)值間的差獲得數(shù)字和的值，和第二加法部分，用以從由所說(shuō)的第二和第四計(jì)數(shù)器輸出的已計(jì)數(shù)的數(shù)值間的差獲得數(shù)字和的值。
8.按照權(quán)利要求7所說(shuō)的編碼單元，其特征在于所說(shuō)的加法器裝置還包括第三加法部分，用以將由第一加法部分輸出的數(shù)字和的值和有第一再同步圖案的再同步字節(jié)的數(shù)字和的值相加，并相對(duì)于插入有第一再同步圖案的再同步字節(jié)的脈寬調(diào)制數(shù)據(jù)輸出數(shù)字和的值；和第四加法部分，用以將來(lái)自所說(shuō)的第二加法部分的數(shù)字和的值和有第二再同步圖案的再同步字節(jié)的數(shù)字和的值相加，并相對(duì)于插入有第二再同步圖案的再同步字節(jié)的脈寬調(diào)制數(shù)據(jù)輸出數(shù)字和的值；所說(shuō)的第三和第四加法部分分別輸出一進(jìn)位，作為指示數(shù)字和的值有正極性還是有負(fù)極性的判斷信號(hào)。
9.按照權(quán)利要求8所說(shuō)的編碼單元，其特征在于所說(shuō)的第三裝置包括選擇裝置，用以按照所說(shuō)的判斷信號(hào)，在來(lái)自所說(shuō)的第三和第四加法部分的數(shù)字和的值之間有選擇地輸出有更小絕對(duì)值的數(shù)字和的值。
10.按照權(quán)利要求9所說(shuō)的編碼單元，其特征在于當(dāng)分別用DSV1和DSV2代表來(lái)自所說(shuō)的第三和第四加法部分的數(shù)字和的值，而且DSV1和DSV2的絕對(duì)值相等時(shí)，在DSV1＝DSV2時(shí)所說(shuō)的選擇裝置選擇第一再同步圖案，在DSV1＞0而DSV2＜0時(shí)選擇第二再同步圖案，在DSV1＜0而DSV2＞0時(shí)選擇第一再同步圖案。
11.按照權(quán)利要求9所說(shuō)的編碼單元，其特征在于所說(shuō)的第三裝置還包括予加載裝置。用以用與再同步字節(jié)的予定位相應(yīng)的定時(shí)，將有更小絕對(duì)值的來(lái)自所說(shuō)的選擇裝置的數(shù)字和的值予加載到所說(shuō)的第一～第四計(jì)數(shù)器。
12.按照權(quán)利要求11所說(shuō)的編碼單元，其特征在于所說(shuō)的予加載裝置當(dāng)數(shù)字和的值有正極性時(shí)，將來(lái)自所說(shuō)的選擇裝置的數(shù)字和的值予加載到所說(shuō)的第一和第二計(jì)數(shù)器，當(dāng)數(shù)字和的值有負(fù)極性時(shí)，在變換此數(shù)字和的值之后，將來(lái)自所說(shuō)的選擇裝置的數(shù)字和的值予加載到所說(shuō)的第三和第四計(jì)數(shù)器。
13.按照權(quán)利要求1所說(shuō)的編碼裝置，其特征在于所說(shuō)的第一裝置包括存儲(chǔ)裝置，用以至少暫時(shí)存儲(chǔ)本數(shù)據(jù)塊之前的1數(shù)據(jù)塊的數(shù)據(jù)。
14.一種用以在記錄介質(zhì)上編碼并記錄數(shù)據(jù)的存儲(chǔ)單元，所說(shuō)的存儲(chǔ)單元包括第一裝置，用以當(dāng)用能產(chǎn)生有DC分量的圖案的予定調(diào)制碼編碼的數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制數(shù)據(jù)時(shí)，將再同步字節(jié)插入二數(shù)據(jù)塊之間，所說(shuō)的再同步字節(jié)有再同步圖案，并且當(dāng)數(shù)據(jù)字段內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)達(dá)到同步；第二裝置，用以計(jì)算予定數(shù)據(jù)塊的數(shù)字和的值，所說(shuō)的數(shù)字和的值指的是脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和與邏輯值“0”的總和之間的差；第三裝置，用以控制所說(shuō)的第一裝置，從而使有可使數(shù)字和之值最小的再同步圖案的再同步字節(jié)插入本數(shù)據(jù)塊中；和記錄裝置，用以將由所說(shuō)的第一裝置得到的脈寬調(diào)制數(shù)據(jù)記錄在記錄介質(zhì)上。
15.按照權(quán)利要求14所說(shuō)的記錄單元，其特征在于所說(shuō)的第二裝置包括第一計(jì)數(shù)器裝置，用以計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和；第二計(jì)數(shù)器裝置，用以計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的總和；和加法器裝置，用以根據(jù)來(lái)自所說(shuō)的第一和第二計(jì)數(shù)器裝置的總和之間的差在有效時(shí)間內(nèi)獲得數(shù)字和的值。
16.按照權(quán)利要求15所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的予定調(diào)制碼是掃描寬度限制(1，7)調(diào)制碼，所說(shuō)的第二裝置鎖存數(shù)字和的值，直到出現(xiàn)轉(zhuǎn)換成掃描寬度限制(1，7)調(diào)制碼的再同步字節(jié)的予定位的定時(shí)為止，這里所說(shuō)的予定位是第三或下一位和5或者在所說(shuō)的再同步字節(jié)的最后位之前的更多位。
17.按照權(quán)利要求16所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的加法器裝置包括加法部分，用以將被鎖存之后的數(shù)字和的值與再同步字節(jié)本身的數(shù)字和之值相加。
18.按照權(quán)利要求17所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的加法部分確定按照脈寬調(diào)制數(shù)據(jù)的極性相加的再同步字節(jié)的數(shù)字和之值在再同步字節(jié)予定位的極性。
19.按照權(quán)利要求15所說(shuō)的存儲(chǔ)單元，其特征在于予先將所說(shuō)的加法器裝置的進(jìn)位輸入端置位在邏輯值“1”，從而防止由于位變換輸入到所說(shuō)的第二計(jì)數(shù)器裝置使所加的值變成小于“1”。
20.按照權(quán)利要求15所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的第一計(jì)數(shù)器裝置包括第一計(jì)數(shù)器，用以在插入有第一再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”，的數(shù)量，和第二計(jì)數(shù)器，用以在插入有第二再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的數(shù)量；所說(shuō)的第二計(jì)數(shù)器裝置包括第三計(jì)數(shù)器，用以當(dāng)插入有第一再同步圖案的再同步字節(jié)時(shí)，計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的數(shù)量，和第四計(jì)數(shù)器，用以當(dāng)插入有第二再同步圖案的再同步字節(jié)時(shí)計(jì)數(shù)脈寬調(diào)制數(shù)據(jù)中邏輯值“0”的數(shù)量；所說(shuō)的加法器裝置包括第一加法部分，用以由來(lái)自所說(shuō)的第一和第三計(jì)數(shù)器的計(jì)數(shù)值之間的差得到數(shù)字和的值，和第二加法部分，用以由來(lái)自所說(shuō)的第二和第四計(jì)數(shù)器的計(jì)數(shù)值之間的差得到數(shù)字和之值。
21.按照權(quán)利要求20所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的加法器裝置還包括第三加法部分，用以將來(lái)自所說(shuō)的第一加法部分的數(shù)字和的值和有第一再同步圖案的再同步字節(jié)的數(shù)字和的值相加，并相對(duì)于插入有第一再同步圖案的再同步字節(jié)的脈寬調(diào)制數(shù)據(jù)輸出數(shù)字和之值；第四加法部分，用以將來(lái)自所說(shuō)的第二加法部分的數(shù)字和之值與有第二再同步圖案的再同步字節(jié)的數(shù)字和的值相加，并相對(duì)于插入有第二再同步圖案的再同步字節(jié)的脈寬調(diào)制數(shù)據(jù)輸出數(shù)字和的值；所說(shuō)的第三和第四加法部分分別輸出一進(jìn)位作為表明數(shù)字和的值有正極性還是有負(fù)極性的判斷信號(hào)。
22.按照權(quán)利要求21所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的第三裝置包括選擇裝置，用以按照所說(shuō)的判斷信號(hào)有選擇地輸出更小絕對(duì)值的，在來(lái)自所說(shuō)的第三和第四加法部分的數(shù)字和的值之間的數(shù)字和的值。
23.按照權(quán)利要求22所說(shuō)的存儲(chǔ)單元，其特征在于當(dāng)分別用DSV1和DSV2代表從所說(shuō)的第三和第四加法部分輸出的數(shù)字和之值而且DSV1和DSV2的絕對(duì)值相等時(shí)，在DSV1＝DSV2時(shí)所說(shuō)的選擇裝置選擇第一再同步圖案，在DS1＞0而DSV2＜0時(shí)選擇第二再同步圖案，在DSV1＜0而DSV2＞0時(shí)選擇第一再同步圖案。
24.按照權(quán)利要求22所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的第三裝置還包括予加載裝置，用以用與再同步字節(jié)的予定位相位的定時(shí)，將來(lái)自所說(shuō)的選擇裝置的有較小絕對(duì)值的數(shù)字和的值予加載到所說(shuō)的第一～第四計(jì)數(shù)器。
25.按照權(quán)利要求24所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的予加載裝置當(dāng)數(shù)字和的值有正極性時(shí)，將來(lái)自所說(shuō)的選擇裝置的數(shù)字和的值予加載到所說(shuō)的第一和第二計(jì)數(shù)器，當(dāng)數(shù)字和的值有負(fù)極性時(shí)，在變換此數(shù)字和的值之后，將來(lái)自所說(shuō)的選擇裝置的數(shù)字和的值予加載到所說(shuō)的第三和第四計(jì)數(shù)器。
26.按照權(quán)利要求14所說(shuō)的存儲(chǔ)單元，其特征在于所說(shuō)的第一裝置包括存儲(chǔ)裝置，用以至少暫時(shí)存儲(chǔ)本數(shù)據(jù)塊之前的1數(shù)據(jù)塊的數(shù)據(jù)。
全文摘要
一種編碼單元，對(duì)記錄介質(zhì)上的數(shù)據(jù)編碼，此單元包括第一部分，當(dāng)產(chǎn)生有DC分量的圖案的預(yù)定調(diào)制碼編碼的數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制數(shù)據(jù)時(shí)，將再同步字節(jié)插入數(shù)據(jù)字段內(nèi)的兩數(shù)據(jù)塊之間，且當(dāng)數(shù)據(jù)段內(nèi)產(chǎn)生時(shí)鐘滑移時(shí)實(shí)現(xiàn)同步；第二部分，計(jì)算預(yù)定數(shù)據(jù)塊的數(shù)字和的值，數(shù)字和的值指的是脈寬調(diào)制數(shù)據(jù)中邏輯值“1”的總和與“0”的總和之間的差；和第三部分，用以計(jì)算第一部分，以便將有使數(shù)字和的值最小的再同步圖案的再同步字節(jié)插入本數(shù)據(jù)塊。
文檔編號(hào)G06F3/08GK1135073SQ9610067
公開(kāi)日1996年11月6日 申請(qǐng)日期1996年1月24日 優(yōu)先權(quán)日1995年3月31日
發(fā)明者柳茂知, 古田聰 申請(qǐng)人:富士通株式會(huì)社