專利名稱：程序計(jì)數(shù)器的地址計(jì)算方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種地址的計(jì)算方法及裝置，尤指一種程序計(jì)數(shù)器的地址計(jì)算方法及裝置。
請(qǐng)參閱

圖1，傳統(tǒng)的CISC結(jié)構(gòu)中，因?yàn)椴粫?huì)面臨采用管線結(jié)構(gòu)(pipeline)時(shí)，需于特定時(shí)刻更新程序計(jì)數(shù)器地址的問(wèn)題，所以，當(dāng)程序計(jì)數(shù)器與8-bit相對(duì)地址相加時(shí)，如有溢位(carry)產(chǎn)生，只需再多加一時(shí)鐘(clock)，以完成相加的運(yùn)算，即可于第三時(shí)鐘周期結(jié)束前更新程序計(jì)數(shù)器的地址，但其較為費(fèi)時(shí)的結(jié)構(gòu)，并非現(xiàn)今使用者樂(lè)于采用的方式。
因?yàn)槟壳熬捎霉芫€并行處理的方式，且一般的程序計(jì)數(shù)器(Program Counter)均為上數(shù)計(jì)數(shù)器，故程序計(jì)數(shù)器的內(nèi)含值必須在固定的系統(tǒng)時(shí)鐘(system clock)中被算出，因此，當(dāng)程序計(jì)數(shù)器的低位組地址(PCL)與一8-bit相對(duì)地址相加時(shí)，若兩者的相加結(jié)果大于255，則必然會(huì)產(chǎn)生溢位(carry)，且在采用管線并行處理的方式下，又必須于下一時(shí)鐘立即更新程序計(jì)數(shù)器的地址，因此，上述問(wèn)題急待解決。
而已知作法之一則限定程序計(jì)數(shù)器的低位組地址(k1)與一8-bit相對(duì)地址(A)的相加結(jié)果小于256，以防止溢位產(chǎn)生，此作法并未考慮溢位發(fā)生時(shí)所遭遇的問(wèn)題，因而造成使用者的困擾，其電路方塊示意圖，請(qǐng)參閱圖2。
另請(qǐng)參閱圖3，已知作法之二，雖可解決溢位產(chǎn)生時(shí)所遭遇的問(wèn)題，但其必須多耗費(fèi)一系統(tǒng)時(shí)鐘，以分別完成程序計(jì)數(shù)器的低位組與程序計(jì)數(shù)器的高位組的運(yùn)算，即程序計(jì)數(shù)器的地址需于第三時(shí)鐘周期結(jié)束前，始被更新，其作法亦較為費(fèi)時(shí)。
而已知作法之三，例如在High-End的32-bit的RISC結(jié)構(gòu)中，為了在特定個(gè)數(shù)時(shí)鐘中計(jì)算出地址，因此采用額外的算術(shù)邏輯單元(ALU)專作地址計(jì)算，一般稱為地址產(chǎn)生單元(Address Generation Unit，AGU)，此作法則需耗費(fèi)較大硬件設(shè)備。
本發(fā)明的主要目的，即在于提供一種程序計(jì)數(shù)器的地址計(jì)算方法，其可解決溢位或是不同一頁(yè)的問(wèn)題，并可于一固定系統(tǒng)時(shí)鐘中計(jì)算出地址。
本發(fā)明的次要目的，即在于提供一種程序計(jì)數(shù)器的地址計(jì)算裝置，其可解決溢位或是不同一頁(yè)的問(wèn)題，并可于一固定系統(tǒng)時(shí)鐘中計(jì)算出地址。
根據(jù)本發(fā)明的主要目的，其構(gòu)想在于提供一種程序計(jì)數(shù)器的地址計(jì)算方法，其步驟可包含a)于一第一時(shí)鐘周期時(shí)，根據(jù)該程序計(jì)數(shù)器內(nèi)含的一第一地址以提取一第一指令至一算術(shù)邏輯單元中，并將該第一地址的高位組地址存儲(chǔ)至一存儲(chǔ)控制裝置中；以及b)于一第二時(shí)鐘周期時(shí)，根據(jù)該存儲(chǔ)控制裝置所產(chǎn)生的一觸發(fā)信號(hào)，以將該程序計(jì)數(shù)器的高位組所存儲(chǔ)的該第一地址的高位組地址加一運(yùn)算值，且該算術(shù)邏輯單元執(zhí)行該第一指令，以產(chǎn)生一標(biāo)志信號(hào)以及一存儲(chǔ)于該程序計(jì)數(shù)器的低位組中的運(yùn)算地址；其中，該運(yùn)算地址是用來(lái)作為一第二地址的低位組地址使用，且于該第二時(shí)鐘周期結(jié)束前根據(jù)該標(biāo)志信號(hào)，將已存儲(chǔ)于該存儲(chǔ)控制裝置中的該第一地址的高位組地址予以回存至該程序計(jì)數(shù)器的高位組內(nèi)，或保留該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址于該程序計(jì)數(shù)器的高位組中，以作為該第二地址的高位組地址使用；如此即可按照存儲(chǔ)于該程序計(jì)數(shù)器中的該第二地址，提取一第二指令。
依據(jù)上述構(gòu)想，其中該第一地址及該第二地址均為一16-bit地址。
依據(jù)上述構(gòu)想，其中該存儲(chǔ)控制裝置是可包含一控制線路與一數(shù)據(jù)緩沖裝置。
依據(jù)上述構(gòu)想，其中于該步驟(a)中，該存儲(chǔ)動(dòng)作可由該數(shù)據(jù)緩沖裝置完成。
依據(jù)上述構(gòu)想，其中該數(shù)據(jù)緩沖裝置可以是一緩沖器(Buffer)。
依據(jù)上述構(gòu)想，其中于該步驟(b)中，產(chǎn)生該觸發(fā)信號(hào)的動(dòng)作可由該控制線路完成。
依據(jù)上述構(gòu)想，其中于該步驟(b)中，該運(yùn)算值可為1。
依據(jù)上述構(gòu)想，其中于該步驟(b)中，該算術(shù)邏輯單元是將該第一地址的低位組地址與一相對(duì)地址，并進(jìn)行一邏輯運(yùn)算，且該相對(duì)地址可為一8-bit地址。
依據(jù)上述構(gòu)想，其中于該步驟(b)中，該標(biāo)志信號(hào)可位于一低電平狀態(tài)，而該第一地址的高位組地址將回存至該程序計(jì)數(shù)器的高位組中，且該第二地址的高位組地址即為該第一地址的高位組地址。
依據(jù)上述構(gòu)想，其中于該步驟(b)中，該標(biāo)志信號(hào)可位于一高電平狀態(tài)，而該經(jīng)加一運(yùn)算值之后的該第一地址的高位組地址將保留在該程序計(jì)數(shù)器的高位組中，且該第二地址的高位組地址是該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址。
根據(jù)本發(fā)明的次要目的，其構(gòu)想是提供一種程序計(jì)數(shù)器的地址計(jì)算裝置，它包含一程序計(jì)數(shù)器，是用來(lái)在一第一時(shí)鐘周期時(shí)存儲(chǔ)一第一地址和提供該第一地址的高位組地址，且在一第二時(shí)鐘周期時(shí)存儲(chǔ)一經(jīng)加一運(yùn)算值后的該第一地址的高位組地址以及一運(yùn)算地址；一算術(shù)邏輯單元，電連接于該程序計(jì)數(shù)器，該算術(shù)邏輯單元在該第一時(shí)鐘周期時(shí)根據(jù)該程序計(jì)數(shù)器所內(nèi)含的該第一地址，以提取一第一指令至該算術(shù)邏輯單元中，并于該第二時(shí)鐘周期時(shí)執(zhí)行該第一指令，以產(chǎn)生該運(yùn)算地址及一標(biāo)志信號(hào)；其中，該運(yùn)算地址是用來(lái)作為一第二地址的低位組地址使用，且該運(yùn)算地址予以存儲(chǔ)至該程序計(jì)數(shù)器的低位組中；以及一存儲(chǔ)控制裝置，電連接于該程序計(jì)數(shù)器以及該算術(shù)邏輯單元，該存儲(chǔ)控制裝置是用來(lái)在該第一時(shí)鐘周期結(jié)束前輸入并存儲(chǔ)該第一地址的高位組地址，且于該第二時(shí)鐘周期時(shí)產(chǎn)生一觸發(fā)信號(hào)，以將該程序計(jì)數(shù)器的高位組中所存儲(chǔ)的該第一地址的高位組地址加一運(yùn)算值；其中，于該第二時(shí)鐘周期結(jié)束前，該存儲(chǔ)控制裝置可根據(jù)該標(biāo)志信號(hào)，將已存儲(chǔ)于該存儲(chǔ)裝置中的該第一地址的高位組地址回存至該程序計(jì)數(shù)器的高位組中，或保留該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址于該程序計(jì)數(shù)器的高位組中，以作為一第二地址的高位組地址使用；按照存儲(chǔ)于該程序計(jì)數(shù)器中的該第二地址，提取一第二指令。
依據(jù)上述構(gòu)想，其中該程序計(jì)數(shù)器為一上數(shù)計(jì)數(shù)器(up-counter)。
依據(jù)上述構(gòu)想，其中該程序計(jì)數(shù)器為一16-bit計(jì)數(shù)器。
依據(jù)上述構(gòu)想，其中該算術(shù)邏輯單元將該第一地址的低位組地址與一相對(duì)地址，并進(jìn)行一邏輯運(yùn)算，且該相對(duì)地址可為一8-bit地址。
依據(jù)上述構(gòu)想，其中該運(yùn)算值可為1。
依據(jù)上述構(gòu)想，其中該標(biāo)志信號(hào)可位于一低電平狀態(tài)，而該第一地址的高位組地址將回存至該程序計(jì)數(shù)器的高位組中，且該第二地址的高位組地址為該第一地址的高位組地址。
依據(jù)上述構(gòu)想，其中該標(biāo)志信號(hào)可位于一高電平狀態(tài)，而該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址是保留在該程序計(jì)數(shù)器的高位組中，且該第二地址的高位組地址是該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址。
依據(jù)上述構(gòu)想，其中該存儲(chǔ)控制裝置是包含一控制線路和一數(shù)據(jù)緩沖裝置。
依據(jù)上述構(gòu)想，其中該數(shù)據(jù)緩沖裝置可為一緩沖器(buffer)。
依據(jù)上述構(gòu)想，其中產(chǎn)生該觸發(fā)信號(hào)的動(dòng)作可由該控制線路完成。
本發(fā)明按照下列示意圖及詳細(xì)說(shuō)明，得以一更深入的了解。
圖1為已知CISC結(jié)構(gòu)中，計(jì)算地址時(shí)的時(shí)鐘周期圖。
圖2為已知管線并行處理方式下，不考慮溢位產(chǎn)生的程序計(jì)數(shù)器電路方塊示意圖。
圖3為已知管線并行處理方式下，計(jì)算地址時(shí)的時(shí)鐘周期圖。
圖4為本發(fā)明的程序計(jì)數(shù)器的地址計(jì)算裝置電路方塊示意圖。
圖5為本發(fā)明的程序計(jì)數(shù)器計(jì)算地址時(shí)的時(shí)鐘周期圖。
為使貴審查委員更進(jìn)一步了解本發(fā)明，請(qǐng)參閱圖4，它是本發(fā)明的程序計(jì)數(shù)器的地址計(jì)算裝置電路方塊示意圖。圖中包含程序計(jì)數(shù)器1、程序計(jì)數(shù)器的低位組11、程序計(jì)數(shù)器的高位組12、算術(shù)邏輯單元2、存儲(chǔ)單元3、存儲(chǔ)控制裝置4、控制線路41、數(shù)據(jù)緩沖裝置42、相對(duì)地址(A)、第一地址的低位組地址(A1)、運(yùn)算地址(A2)、標(biāo)志信號(hào)A3、觸發(fā)信號(hào)A4、第一控制信號(hào)A5、第二控制信號(hào)A6、第一地址的高位組地址(S1)、經(jīng)加1后的該第一地址的高位組地址(S2)、第二地址的低位組地址(A7)、第二地址的高位組地址(A8)、第二地址(A9)。并請(qǐng)配合參閱圖5，它是本發(fā)明的程序計(jì)數(shù)器計(jì)算地址時(shí)的時(shí)鐘周期圖。
本發(fā)明的程序計(jì)數(shù)器于(一)第一時(shí)鐘周期T1中，根據(jù)該程序計(jì)數(shù)器1內(nèi)含的一第一地址，以提取一第一指令(ADDM A，PCL)至一算術(shù)邏輯單元2中，并由該程序計(jì)數(shù)器的低位組11提供該第一地址的低位組地址(A1)，且將該程序計(jì)數(shù)器的高位組12內(nèi)含的該第一地址的高位組地址(S1)，存儲(chǔ)至存儲(chǔ)控制裝置4的數(shù)據(jù)緩沖裝置42中；(二)第二時(shí)鐘周期T2中，根據(jù)該存儲(chǔ)控制裝置4的控制線路41所產(chǎn)生的一觸發(fā)信號(hào)A4，將該程序計(jì)數(shù)器的高位組12所存儲(chǔ)的該第一地址的高位組地址(S1)加1，以產(chǎn)生該經(jīng)加1后的該第一地址的高位組地址(S2)，且該算術(shù)邏輯單元2執(zhí)行該第一指令，即將該程序計(jì)數(shù)器的低位組11提供的該第一地址的低位組地址(A1)與一相對(duì)地址(A)相加，以產(chǎn)生一運(yùn)算地址(A2)及一標(biāo)志信號(hào)A3，且該運(yùn)算地址(A2)存儲(chǔ)于該程序計(jì)數(shù)器的低元組11內(nèi)，以作為一第二地址的低位組地址(A7)使用；該存儲(chǔ)控制裝置4在該第二時(shí)時(shí)周期T2結(jié)束前，根據(jù)該標(biāo)志信號(hào)A3，以產(chǎn)生一第一控制信號(hào)A5與一第二控制信號(hào)A6，將存儲(chǔ)于該數(shù)據(jù)緩沖裝置42中的該第一地址的高位組地址(S1)回存至該程序計(jì)數(shù)器的高位組12中，或保留該經(jīng)加1后的該第一地址的高位組地址(S2)于該程序計(jì)數(shù)器的高位組12中，以產(chǎn)生該第二地址的高位組地址(A8)，根據(jù)該第二地址的低位組地址(A7)與該第二地址的高位組地址(A8)的組合，得一第二地址(A9)，即可在第二時(shí)鐘周期T2結(jié)束前，更新程序計(jì)數(shù)器1的內(nèi)含值，以提取存儲(chǔ)器3的第二地址(A9)所指的一第二指令。
本發(fā)明提供的程序計(jì)數(shù)器的地址計(jì)算方法及裝置，可于該第二時(shí)鐘周期T2結(jié)束前，同時(shí)擁有原已存儲(chǔ)于該數(shù)據(jù)緩沖裝置42中的該第一地址的高位組地址(S1)，以及存儲(chǔ)于該程序計(jì)數(shù)器的高位組12中的該經(jīng)加1后的該第一地址的高位組地址(S2)，因此，當(dāng)8-bit相對(duì)地址(A)與該程序計(jì)數(shù)器的低位組11中內(nèi)含的該第一地址的低位組地址(A1)相加時(shí)，若其結(jié)果不大于255，則當(dāng)然不會(huì)有溢位產(chǎn)生，此時(shí)標(biāo)志信號(hào)A3將位于一低電平狀態(tài)，因此，原已存儲(chǔ)于該數(shù)據(jù)緩沖裝置42中的該第一地址的高位組地址(S1)將回存至該程序計(jì)數(shù)器的高位組12中，作為該第二地址的高位組地址(A8)使用；當(dāng)8-bit相對(duì)地址(A)與該程序計(jì)數(shù)器的低位組11中內(nèi)含的該第一地址的低位組地址(A1)相加時(shí)，若其結(jié)果大于255，則會(huì)有溢位產(chǎn)生，此時(shí)標(biāo)志信號(hào)A3將位于一高電平狀態(tài)，程序計(jì)數(shù)器的高位組12將保留該經(jīng)加1后的該第一地址的高位組地址(S2)，作為該第二地址的高位組地址(A8)使用。本發(fā)明不需限定程序計(jì)數(shù)器的低位組地址與一相對(duì)地址的相加結(jié)果，而可正確無(wú)誤地于所需時(shí)刻更新程序計(jì)數(shù)器的內(nèi)含值，并根據(jù)存儲(chǔ)于該程序計(jì)數(shù)器中的該第二地址，得以提取一第二指令。
綜上所述，本發(fā)明所提供的程序計(jì)數(shù)器的地址計(jì)算方法及裝置，可解決程序計(jì)數(shù)器與一8-bit相對(duì)地址相加時(shí)，所產(chǎn)生的溢位問(wèn)題，或解決不同一頁(yè)的問(wèn)題，簡(jiǎn)而言之，即可在所需的時(shí)鐘周期中，以一8-bit程序計(jì)數(shù)器完成一16-bit程序計(jì)數(shù)器所做的工作，只需利用原有的硬件結(jié)構(gòu)，再加上簡(jiǎn)單的控制線路與緩沖器，即可在所需更新程序計(jì)數(shù)器內(nèi)含值的時(shí)鐘周期中，擁有一舊值與一新值，而于該時(shí)鐘周期結(jié)束前，根據(jù)該標(biāo)志信號(hào)，由控制線路決定輸出新值或舊值，以更新程序計(jì)數(shù)器的內(nèi)含值。
本領(lǐng)域技術(shù)人員對(duì)本發(fā)明的任何修改和變動(dòng)，均不超出本發(fā)明權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種程序計(jì)數(shù)器的地址計(jì)算方法，其步驟可包含a)于一第一時(shí)鐘周期時(shí)，根據(jù)該程序計(jì)數(shù)器內(nèi)含的一第一地址以提取一第一指令至一算術(shù)邏輯單元中，并將該第一地址的高位組地址存儲(chǔ)至一存儲(chǔ)控制裝置中；以及b)于一第二時(shí)鐘周期時(shí)，根據(jù)該存儲(chǔ)控制裝置所產(chǎn)生的一觸發(fā)信號(hào)，以將該程序計(jì)數(shù)器的高位組所存儲(chǔ)的該第一地址的高位組地址加一運(yùn)算值，且該算術(shù)邏輯單元執(zhí)行該第一指令，以產(chǎn)生一標(biāo)志信號(hào)以及一存儲(chǔ)于該程序計(jì)數(shù)器的低位組中的運(yùn)算地址；其中，該運(yùn)算地址是用來(lái)作為一第二地址的低位組地址使用，且于該第二時(shí)鐘周期結(jié)束前根據(jù)該標(biāo)志信號(hào)，將已存儲(chǔ)于該存儲(chǔ)控制裝置中的該第一地址的高位組地址予以回存至該程序計(jì)數(shù)器的高位組內(nèi)，或保留該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址于該程序計(jì)數(shù)器的高位組中，以作為該第二地址的高位組地址使用；如此即可根據(jù)存儲(chǔ)于該程序計(jì)數(shù)器中的該第二地址，以提取一第二指令。
2.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中該第一地址及該第二地址均為一16-bit地址。
3.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中該存儲(chǔ)控制裝置可包含一控制線路與一數(shù)據(jù)緩沖裝置。
4.如權(quán)利要求3所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(a)中，該存儲(chǔ)動(dòng)作可由該數(shù)據(jù)緩沖裝置完成。
5.如權(quán)利要求4所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中該數(shù)據(jù)緩沖裝置可為一緩沖器(Buffer)。
6.如權(quán)利要求3所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，產(chǎn)生該觸發(fā)信號(hào)的動(dòng)作可由該控制線路完成。
7.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該運(yùn)算值可為1。
8.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該算術(shù)邏輯單元將該第一地址的低位組地址與一相對(duì)地址，并進(jìn)行一邏輯運(yùn)算。
9.如權(quán)利要求8所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中該相對(duì)地址可為一8-bit地址。
10.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該標(biāo)志信號(hào)可位于一低電平狀態(tài)。
11.如權(quán)利要求10所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該第一地址的高位組地址將回存至該程序計(jì)數(shù)器的高位組中。
12.如權(quán)利要求11所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該第二地址的高位組地址即為該第一地址的高位組地址。
13.如權(quán)利要求1所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該標(biāo)志信號(hào)可位于一高電平狀態(tài)。
14.如權(quán)利要求13所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址將保留于該程序計(jì)數(shù)器的高位組中。
15.如權(quán)利要求14所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中于該步驟(b)中，該第二地址的高位組地址為該經(jīng)加一運(yùn)算值的該第一地址的高位組地址。
16.一種程序計(jì)數(shù)器的地址計(jì)算裝置，其包含一程序計(jì)數(shù)器，它是用來(lái)在一第一時(shí)鐘周期時(shí)存儲(chǔ)一第一地址并輸出該第一地址的高位組地址，且于一第二時(shí)鐘周期時(shí)存儲(chǔ)一經(jīng)加一運(yùn)算值后的該第一地址的高位組地址以及一運(yùn)算地址；一算術(shù)邏輯單元，電連接于該程序計(jì)數(shù)器，該算術(shù)邏輯單元在該第一時(shí)鐘周期時(shí)根據(jù)該程序計(jì)數(shù)器所內(nèi)含的該第一地址，以提取一第一指令至該算術(shù)邏輯單元中，并于該第二時(shí)鐘周期時(shí)執(zhí)行該第一指令，以產(chǎn)生該運(yùn)算地址及一標(biāo)志信號(hào)；其中，該運(yùn)算地址用來(lái)作為一第二地址的低位組地址使用，且該運(yùn)算地址予以存儲(chǔ)至該程序計(jì)數(shù)器的低位組中；以及一存儲(chǔ)控制裝置，電連接于該程序計(jì)數(shù)器以及該算術(shù)邏輯單元，該存儲(chǔ)控制裝置用以在該第一時(shí)鐘周期結(jié)束前輸入并存儲(chǔ)該第一地址的高位組地址，且于該第二時(shí)鐘周期時(shí)產(chǎn)生一觸發(fā)信號(hào)，以將該程序計(jì)數(shù)器的高位組中所存儲(chǔ)的該第一地址的高位組地址加一運(yùn)算值；其中，在該第二時(shí)鐘周期結(jié)束前，該存儲(chǔ)控制裝置可根據(jù)該標(biāo)志信號(hào)，將已存儲(chǔ)于該存儲(chǔ)控制裝置中的該第一地址的高位組地址回存至該程序計(jì)數(shù)器的高位組中，或保留該經(jīng)加一運(yùn)算值后該第一地址的高位組地址在該程序計(jì)數(shù)器的高位組中，以作為一第二地址的高位組地址使用；根據(jù)存儲(chǔ)于該程序計(jì)數(shù)器中的該第二地址，以提取一第二指令。
17.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該程序計(jì)數(shù)器可為一上數(shù)計(jì)數(shù)器(up-counter)。
18.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該程序計(jì)數(shù)器可為一16-bit計(jì)數(shù)器。
19.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該算術(shù)邏輯單元將該第一地址的低位組地址與一相對(duì)地址，進(jìn)行一邏輯運(yùn)算。
20.如權(quán)利要求19所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該相對(duì)地址可為一8-bit地址。
21.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算方法，其中該運(yùn)算值可為1。
22.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該標(biāo)志信號(hào)可位于一低電平狀態(tài)。
23.如權(quán)利要求22所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該第一地址的高位組地址將回存至該程序計(jì)數(shù)器的高位組中。
24.如權(quán)利要求23所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該第二地址的高位組地址即為該第一地址的高位組地址。
25.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該標(biāo)志信號(hào)可位于一高電平狀態(tài)。
26.如權(quán)利要求25所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址將保留于該程序計(jì)數(shù)器的高位組中。
27.如權(quán)利要求26所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該第二地址的高位組地址是該經(jīng)加一運(yùn)算值后的該第一地址的高位組地址。
28.如權(quán)利要求16所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該存儲(chǔ)控制裝置包含一控制線路與一數(shù)據(jù)緩沖裝置。
29.如權(quán)利要求28所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中該數(shù)據(jù)緩沖裝置可為一緩沖器(buffer)。
30.如權(quán)利要求28所述的一種程序計(jì)數(shù)器的地址計(jì)算裝置，其中產(chǎn)生該觸發(fā)信號(hào)的動(dòng)作可由該控制線路完成。
全文摘要
本發(fā)明涉及程序計(jì)數(shù)器的地址計(jì)算方法及裝置,它由程序計(jì)數(shù)器,算術(shù)邏輯單元及存儲(chǔ)控制裝置進(jìn)行地址計(jì)算,其步驟為:(a)在第一時(shí)鐘周期,根據(jù)計(jì)數(shù)器內(nèi)含的第一地址提取第一指令;將第一地址的高位組地址存儲(chǔ)至存儲(chǔ)裝置中;(b)在第二時(shí)鐘周期,計(jì)數(shù)器的高位組地址加一運(yùn)算值;執(zhí)行第一指令,產(chǎn)生標(biāo)志信號(hào)和第二地址的低位組地址;根據(jù)標(biāo)志信號(hào),或是第一地址的高位組地址,或是經(jīng)運(yùn)算后的第一地址的高位組地址,作為第二地址的高位組地址;按照第二地址提取第二指令。
文檔編號(hào)G06F9/32GK1177139SQ9610687
公開(kāi)日1998年3月25日 申請(qǐng)日期1996年6月24日 優(yōu)先權(quán)日1996年6月24日
發(fā)明者陳寶龍 申請(qǐng)人:合泰半導(dǎo)體股份有限公司