用于高速ccd數(shù)據(jù)存儲(chǔ)的ddr3仲裁控制器及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于高速CXD圖像存儲(chǔ)領(lǐng)域，特別是一種用于高速C⑶數(shù)據(jù)存儲(chǔ)的DDR3仲裁控制器及方法。
【背景技術(shù)】
[0002]在高速CXD的視頻圖像顯示中，一些算法會(huì)用到外部存儲(chǔ)器，以往所用的外部存儲(chǔ)器都是SRAM，因?yàn)镾RAM使用簡(jiǎn)單方便，目前SRAM的使用技術(shù)已經(jīng)接近成熟。作為CCD的外部存儲(chǔ)器，SRAM目前的技術(shù)能夠達(dá)到最高的工作頻率167兆，已經(jīng)無(wú)法滿足高速CXD的存儲(chǔ)要求。同時(shí)SRAM受到芯片制造的技術(shù)限制，在體積方面已經(jīng)無(wú)法再減小，集成度低，無(wú)法滿足小型化CCD的開(kāi)發(fā)要求。此外，SRAM的功耗較大，這也是目前技術(shù)無(wú)法解決的問(wèn)題，因此SRAM無(wú)法滿足低功耗CXD的開(kāi)發(fā)要求。
[0003]基于SRAM使用的種種局限，高速CXD的外部存儲(chǔ)器改用了 SDRAM，第一代SDRAM和第二代DDR采用單端時(shí)鐘信號(hào)，工作頻率高的時(shí)候干擾較大，用在CCD外部存儲(chǔ)上很少。第三代DDR2和第四代DDR3工作頻率比第一代SDRAM和第二代DDR高，因此采用了可降低干擾的差分時(shí)鐘信號(hào)作為同步時(shí)鐘。DDR3在作為筆記本的內(nèi)存技術(shù)已經(jīng)很成熟，由于DDR3工作速度快，更適用于高速存儲(chǔ)，體積小便于集成化，功耗低等原因，高速CCD的外部存儲(chǔ)器也開(kāi)始選用DDR3，但是DDR3使用的接口配置復(fù)雜，CXD前端給存儲(chǔ)器的數(shù)據(jù)流速度和DDR3的讀寫(xiě)速度不匹配等原因，要在高速CCD的系統(tǒng)中使用DDR3作為外部存儲(chǔ)器，就必須要解決接口配置和速度匹配等問(wèn)題。但是現(xiàn)有技術(shù)中尚無(wú)很好的解決方法。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所解決的技術(shù)問(wèn)題在于提供一種用于高速CCD數(shù)據(jù)存儲(chǔ)的DDR3仲裁控制器及方法。
[0005]實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為:一種用于高速CCD數(shù)據(jù)存儲(chǔ)的DDR3仲裁控制器，包括讀寫(xiě)控制模塊、DDR3仲裁模塊、IP核控制模塊、數(shù)據(jù)格式轉(zhuǎn)換模塊和讀寫(xiě)存儲(chǔ)模塊，所述讀寫(xiě)控制模塊、DDR3仲裁模塊、IP核控制模塊、讀寫(xiě)存儲(chǔ)模塊依次相連，其中讀寫(xiě)控制模塊還與數(shù)據(jù)格式轉(zhuǎn)換模塊相連，IP核控制模塊和讀寫(xiě)存儲(chǔ)模塊還與讀寫(xiě)控制模塊相連；
[0006]讀寫(xiě)控制模塊接收外界輸入的寫(xiě)往讀寫(xiě)存儲(chǔ)模塊的數(shù)據(jù)和對(duì)應(yīng)的地址，以及要從讀寫(xiě)存儲(chǔ)模塊讀出的數(shù)據(jù)對(duì)應(yīng)的地址，讀寫(xiě)控制模塊根據(jù)設(shè)定的閾值條件將這三個(gè)信號(hào)以及讀寫(xiě)控制信號(hào)傳輸給后續(xù)DDR3仲裁模塊；
[0007]DDR3仲裁控制模塊決定是否將這三個(gè)信號(hào)給IP核控制模塊，當(dāng)DDR3仲裁控制模塊決定將這三個(gè)信號(hào)給IP核控制模塊時(shí)，IP核控制模塊將上述三個(gè)信號(hào)傳輸給讀寫(xiě)存儲(chǔ)模塊，同時(shí)將要存入讀寫(xiě)存儲(chǔ)模塊的寫(xiě)數(shù)據(jù)寫(xiě)進(jìn)讀寫(xiě)存儲(chǔ)模塊中對(duì)應(yīng)的寫(xiě)地址中；讀地址對(duì)應(yīng)的讀寫(xiě)存儲(chǔ)模塊中的數(shù)據(jù)從讀寫(xiě)存儲(chǔ)模塊傳回IP核控制模塊，IP核控制模塊將讀出的數(shù)據(jù)和讀數(shù)據(jù)使能傳輸給讀寫(xiě)控制模塊，由讀寫(xiě)控制模塊將讀出的數(shù)據(jù)和讀數(shù)據(jù)使能輸出給數(shù)據(jù)格式轉(zhuǎn)換模塊，經(jīng)過(guò)數(shù)據(jù)格式轉(zhuǎn)換后輸出給后續(xù)電路使用。
[0008]所述讀寫(xiě)控制模塊包括地址格式轉(zhuǎn)化模塊、寫(xiě)數(shù)據(jù)格式轉(zhuǎn)化模塊、第一讀寫(xiě)控制模塊、第二讀寫(xiě)控制模塊、寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊、讀地址FIFO模塊、讀數(shù)據(jù)FIFO模塊、第一延時(shí)模塊、第二延時(shí)模塊、信號(hào)反饋模塊、FIFO清零信號(hào)產(chǎn)生模塊和讀數(shù)據(jù)格式轉(zhuǎn)換模塊；
[0009]地址格式轉(zhuǎn)換模塊、寫(xiě)數(shù)據(jù)格式轉(zhuǎn)化模塊第一讀寫(xiě)模塊相連，第一讀寫(xiě)模塊和寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊、讀地址FIFO模塊、信號(hào)反饋模塊相連；寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊和第一延時(shí)模塊相連；讀地址FIFO模塊和第二延時(shí)模塊相連；寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊、讀地址FIFO模塊還與第二讀寫(xiě)模塊相連；信號(hào)反饋模塊和讀數(shù)據(jù)FIFO模塊相連；讀數(shù)據(jù)FIFO模塊和讀數(shù)據(jù)格式轉(zhuǎn)換模塊相連；FIF0清零信號(hào)產(chǎn)生模塊和寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊、讀地址FIFO模塊、讀數(shù)據(jù)FIFO模塊相連；
[0010]地址格式轉(zhuǎn)換模塊和寫(xiě)數(shù)據(jù)格式轉(zhuǎn)換模塊接收前端數(shù)據(jù)流輸入的寫(xiě)數(shù)據(jù)和對(duì)應(yīng)的寫(xiě)地址、讀地址、以及從仲裁模塊反饋會(huì)的讀寫(xiě)控制信號(hào)，將4個(gè)連續(xù)的地址和數(shù)據(jù)分別轉(zhuǎn)換為一個(gè)地址和一個(gè)數(shù)據(jù)并且輸出，同時(shí)輸出的有寫(xiě)使能信號(hào)，該信號(hào)標(biāo)志數(shù)據(jù)格式轉(zhuǎn)換完畢，可以進(jìn)行下一步工作，這些信號(hào)輸出給第一讀寫(xiě)控制模塊；第一讀寫(xiě)控制模塊將寫(xiě)地址、寫(xiě)數(shù)據(jù)、讀地址信號(hào)分別傳輸給寫(xiě)地址FIFO模塊、寫(xiě)數(shù)據(jù)FIFO模塊、讀地址FIFO模塊，第一讀寫(xiě)控制模塊同時(shí)將FIFO寫(xiě)使能信號(hào)傳輸給上述三個(gè)FIFO模塊；第二讀寫(xiě)控制模塊接收從寫(xiě)地址FIFO模塊和寫(xiě)數(shù)據(jù)FIFO模塊輸出的寫(xiě)地址和寫(xiě)數(shù)據(jù)，第二讀寫(xiě)控制模塊同時(shí)接收標(biāo)志這兩個(gè)FIFO模塊中數(shù)據(jù)個(gè)數(shù)的信號(hào)，如果寫(xiě)地址FIFO模塊和寫(xiě)數(shù)據(jù)FIFO模塊中數(shù)據(jù)個(gè)數(shù)達(dá)到高閾值，第二讀寫(xiě)控制模塊響應(yīng)第一讀寫(xiě)控制模塊的寫(xiě)請(qǐng)求，否則不響應(yīng)；第一延時(shí)模塊接收標(biāo)志兩個(gè)FIFO模塊是否讀空的信號(hào)，再將標(biāo)志兩個(gè)FIFO模塊是否讀空的信號(hào)連接到寫(xiě)地址FIFO模塊和寫(xiě)數(shù)據(jù)FIFO模塊的讀使能端，讀空信號(hào)為低電平的時(shí)候即非空時(shí)，讀使能有效，高電平無(wú)效；第一讀寫(xiě)控制模塊將讀地址和FIFO寫(xiě)使能傳輸?shù)阶x地址FIFO模塊，第二讀寫(xiě)控制模塊接收從讀地址FIFO模塊中讀出的讀地址和標(biāo)志讀地址FIFO模塊中數(shù)據(jù)個(gè)數(shù)的信號(hào)，如果讀地址FIFO模塊中數(shù)據(jù)個(gè)數(shù)達(dá)到高閾值，第二讀寫(xiě)控制模塊響應(yīng)第一讀寫(xiě)控制模塊的讀請(qǐng)求；標(biāo)志讀地址FIFO模塊是否讀空的信號(hào)經(jīng)過(guò)第二延時(shí)模塊傳輸?shù)阶x地址FIFO模塊的讀使能端，讀空信號(hào)為低電平的時(shí)候讀使能有效，高電平無(wú)效；讀數(shù)據(jù)FIFO模塊的數(shù)據(jù)輸入端接收從IP核控制模塊傳輸回的讀數(shù)據(jù)，讀數(shù)據(jù)FIFO的寫(xiě)使能端接收從IP核控制模塊傳輸回的讀數(shù)據(jù)，第一讀寫(xiě)控制模塊接收標(biāo)志讀數(shù)據(jù)FIFO模塊的信號(hào)，讓讀寫(xiě)控制模塊根據(jù)讀地址FIFO模塊中的數(shù)據(jù)個(gè)數(shù)來(lái)決定響應(yīng)讀請(qǐng)求，反饋模塊接收標(biāo)志讀數(shù)據(jù)FIFO模塊是否讀空的信號(hào)，上述是否讀空的信號(hào)和第一讀寫(xiě)控制模塊發(fā)出的反饋請(qǐng)求信號(hào)共同作用決定是否繼續(xù)將讀FIFO模塊中的數(shù)據(jù)讀出，SP如果讀數(shù)據(jù)FIFO模塊已讀空，則標(biāo)志讀數(shù)據(jù)FIFO模塊是否讀空的信號(hào)為高電平，經(jīng)過(guò)非門(mén)后成低電平，則無(wú)論反饋信號(hào)是高電平還是低電平，讀數(shù)據(jù)FIFO模塊的FIFO讀使能無(wú)效，如果標(biāo)志讀數(shù)據(jù)FIFO模塊是否讀空的信號(hào)為低電平，經(jīng)過(guò)非門(mén)后成為高電平，此時(shí)就判斷第一讀寫(xiě)控制模塊發(fā)出的反饋請(qǐng)求信號(hào)，如果該信號(hào)高電平，則讀數(shù)據(jù)FIFO模塊的FIFO讀使能有效，反則無(wú)效；讀數(shù)據(jù)格式轉(zhuǎn)換模塊接收讀數(shù)據(jù)FIFO模塊讀出的讀數(shù)據(jù)，將一個(gè)數(shù)據(jù)轉(zhuǎn)換成連續(xù)的四個(gè)數(shù)據(jù)，從讀數(shù)據(jù)格式轉(zhuǎn)換模塊輸出的讀數(shù)據(jù)給后續(xù)仲裁模塊使用；清零信號(hào)產(chǎn)生模塊接收前端數(shù)據(jù)流輸入的幀信號(hào)、仲裁模塊反饋回的讀寫(xiě)請(qǐng)求信號(hào)、標(biāo)志讀數(shù)據(jù)FIFO模塊是否讀空的信號(hào)，該模塊產(chǎn)生的清零信號(hào)供給四個(gè)FIFO模塊使用，來(lái)確保每一幀結(jié)束時(shí)四個(gè)FIFO模塊都清零。
[0011 ] 所述讀寫(xiě)控制模塊中的第一延時(shí)模塊和第二延時(shí)模塊均包括一個(gè)非門(mén)，兩個(gè)與門(mén)和時(shí)鐘延時(shí)模塊，上述非門(mén)通過(guò)一個(gè)與門(mén)與時(shí)鐘延時(shí)模塊相連，時(shí)鐘延時(shí)模塊還與另一個(gè)與門(mén)相連，另一個(gè)與門(mén)的輸出為延時(shí)模塊的輸出；
[0012]時(shí)鐘延時(shí)模塊接收標(biāo)志FIFO是否讀空的信號(hào)經(jīng)過(guò)非門(mén)與高電平相與后的信號(hào)，時(shí)鐘延時(shí)模塊延時(shí)一個(gè)時(shí)鐘后輸出的信號(hào)再次和高電平相與，輸出結(jié)