一種用于集成電路布局的加速型模擬退火方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及優(yōu)化現(xiàn)場可編程邏輯芯片（FPGA)的布局，減小布局時(shí)間，同時(shí)將電路 的布線長度和頻率保持在規(guī)定的范圍內(nèi)。
【背景技術(shù)】
[0002] (1)隨著集成電路工藝節(jié)點(diǎn)的不斷縮小，現(xiàn)代現(xiàn)場可編程邏輯芯片（Field ProgrammableGateArray-FPGA)包含的查找表模塊（LookUpTable-LUT)數(shù)目已 經(jīng)達(dá)到百萬量級(jí)，同時(shí)還嵌入了很多硬模塊，如數(shù)字信號(hào)處理模塊（DigitalSignal Process-DSP)、隨機(jī)存儲(chǔ)模塊（RandomAccessMemory-RAM)等。由于異質(zhì)FPGA復(fù)雜性的增 加，計(jì)算機(jī)輔助設(shè)計(jì)（CAD)工具的編譯時(shí)間越來越長，而在FPGA的整個(gè)編譯流中，布局是最 耗時(shí)的步驟之一，其負(fù)面效應(yīng)是數(shù)字電路設(shè)計(jì)者設(shè)計(jì)時(shí)間的延長，增加了電路的設(shè)計(jì)成本。
[0003] (2)FPGA的布局是個(gè)非確定性多項(xiàng)式時(shí)間完全（NondeterministicPolynomial TimeComplete-NPC)問題，即不能在確定性的多項(xiàng)式時(shí)間內(nèi)找到最優(yōu)的布局，因此大量的 啟發(fā)式的方法被用于求解這一問題，其中最常用的是模擬退火（SA)方法。它得到了學(xué)術(shù)界 和工業(yè)界的廣泛研究和應(yīng)用。模擬退火方法是迭代改進(jìn)算法，它通過對(duì)已經(jīng)存在的解進(jìn)行 局部的改變（通過交換電路模塊實(shí)現(xiàn)）產(chǎn)生一個(gè)新解，然后用成本函數(shù)評(píng)估新解是否被接 受。如果新解的成本函數(shù)值比舊解小，那么就接受這個(gè)新解，否則就以一定的概率接受新 解。為了加速解的收斂，在模擬退火方法中引入交換窗口的概念是一種有效的措施，可以減 小算法的運(yùn)行時(shí)間。
[0004] (3)改進(jìn)模擬退火算法運(yùn)行時(shí)間的策略主要有五種：采用好的初始布局、定向移 動(dòng)電路模塊、改變模擬退火表、智能搜索解空間、動(dòng)態(tài)調(diào)整交換窗口。以寬度優(yōu)先的方式遞 歸地進(jìn)行二劃分可以得到更好的初始布局，使得退火只需要在低溫區(qū)域進(jìn)行，從而減小布 局時(shí)間。定向移動(dòng)電路模塊的策略是指智能地選擇和放置電路模塊，而不是傳統(tǒng)模擬退火 算法中的隨機(jī)選擇和放置，加快了算法的收斂。由熱力學(xué)組合優(yōu)化方法得到的高效模擬退 火表可以在更短的時(shí)間內(nèi)得到與傳統(tǒng)退火表相當(dāng)?shù)牟季仲|(zhì)量。智能搜索解空間的策略是指 通過對(duì)解空間進(jìn)行分析，跳過局部最小解，而且以不同的概率選擇不同的移動(dòng)類型。動(dòng)態(tài)調(diào) 整交換窗口的方法是最新提出的一種加速低溫模擬退火的技術(shù)。傳統(tǒng)的模擬退火算法的交 換窗口僅僅是由溫度間接決定的，而在這種方法中交換窗口的大小還與每次移動(dòng)產(chǎn)生的隨 機(jī)數(shù)有關(guān)。把這種方法應(yīng)用在低溫模擬退火中可以減少無效移動(dòng)（即對(duì)最終的布局結(jié)果沒 有貢獻(xiàn)的移動(dòng)）的次數(shù)，從而減小布局時(shí)間。
[0005] (4)考慮模擬退火算法的加速方法是目前工程應(yīng)用的必然選擇。但是，由于在減小 算法運(yùn)行時(shí)間的同時(shí)，電路的面積和頻率都會(huì)受到影響，這樣使得對(duì)算法的各個(gè)參數(shù)進(jìn)行 優(yōu)化設(shè)計(jì)顯得至關(guān)重要。
[0006] (5)為了適應(yīng)模擬退火算法本身的隨機(jī)性，尋求如何用最小代價(jià)（即最短的線長 和最高的電路頻率）減小算法的運(yùn)行時(shí)間，并使得線長和頻率滿足要求顯得尤其重要。
[0007] 現(xiàn)有技術(shù)的動(dòng)態(tài)調(diào)整交換窗口的方法最主要的技術(shù)缺陷是：動(dòng)態(tài)調(diào)整交換窗口 的方法用在解析布局的全局布局和詳細(xì)布局兩個(gè)階段之間的，相當(dāng)于只用在低溫模擬退火 中，因?yàn)槿植季蛛A段所做的工作相當(dāng)于高溫模擬退火。因此，這種方法不能直接用在從高 溫到低溫的整個(gè)模擬退火過程中。

【發(fā)明內(nèi)容】

[0008](一）要解決的技術(shù)問題
[0009] 為了克服現(xiàn)有技術(shù)的缺陷，本發(fā)明技術(shù)方案模擬退火算法被廣泛用于解決FPGA 的布局問題，但是隨著FPGA芯片容量的增加，算法的運(yùn)行時(shí)間變得不能接受；為此，本發(fā)明 的目的是提出一種模擬退火算法的加速方法，并將其用于FPGA的布局，減小布局時(shí)間，同 時(shí)將電路的布線長度和頻率保持在規(guī)定的范圍內(nèi)。
[0010] (二）技術(shù)方案
[0011] 為實(shí)現(xiàn)上述目的，本發(fā)明一種用于集成電路布局的加速型模擬退火方法所采用的 技術(shù)方案包括：改變集成電路所包含的電路模塊的動(dòng)態(tài)交換窗口尺寸大?。挥缮弦粶囟认?的交換成功率以及確定某一交換是否接受的一個(gè)隨機(jī)數(shù)決定動(dòng)態(tài)交換窗口大小，使得每個(gè) 交換的動(dòng)態(tài)交換窗口大小隨隨機(jī)數(shù)動(dòng)態(tài)地變化；對(duì)退火的高溫和低溫階段采用不同的動(dòng)態(tài) 交換窗口調(diào)整策略，從而對(duì)電路模塊的布局實(shí)現(xiàn)從高溫到低溫的整個(gè)模擬退火。
[0012] (三）本發(fā)明的有益效果
[0013] (1)與動(dòng)態(tài)調(diào)整交換窗口的策略相比，本發(fā)明的方法更具有一般性，而且適用于從 高溫到低溫的整個(gè)模擬退火方法。將高溫指數(shù)和低溫指數(shù)都置為0,本發(fā)明的方法等效于學(xué) 術(shù)界廣泛研究的通用布局布線工具（VersatilePlaceAndRoute-VPR);將高溫指數(shù)置為 1，高低溫分界點(diǎn)系數(shù)CP置為0,本發(fā)明的方法等效于動(dòng)態(tài)調(diào)整交換窗口的方法。
[0014] ⑵在本發(fā)明的方法中，動(dòng)態(tài)交換窗口的大小是由（I-R)的高溫指數(shù)HE決定的，而 且最優(yōu)的高溫、低溫指數(shù)和高低溫分界點(diǎn)是通過實(shí)驗(yàn)在綜合考慮布局結(jié)果和方法運(yùn)行時(shí)間 的情況下獲得，其中，R是一個(gè)〇到1之間的隨機(jī)數(shù)，它決定了使得布局結(jié)果變壞的交換是 否接受。因此與動(dòng)態(tài)調(diào)整交換窗口的策略相比，本發(fā)明的方法可以減小布局時(shí)間達(dá)2倍以 上，而布線后的關(guān)鍵路徑延時(shí)和線長增加在4%以內(nèi)。
[0015] (3)本發(fā)明的方法對(duì)模擬退火的高溫和低溫階段采用不同的調(diào)整窗口的策略：高 溫時(shí)采用正高溫指數(shù)縮小窗口，低溫時(shí)采用負(fù)低溫指數(shù)擴(kuò)大窗口，以減少無效的移動(dòng)，從而 減少算法運(yùn)行時(shí)間。
[0016] (4)實(shí)施例中將本發(fā)明用于FPGA的布局，減小布局時(shí)間，同時(shí)將電路的布線長度 和頻率保持在規(guī)定的范圍內(nèi)。
【附圖說明】
[0017] 圖1示出本發(fā)明實(shí)施例加速型模擬退火方法流程圖
【具體實(shí)施方式】
[0018] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
[0019]本發(fā)明一種用于集成電路布局的加速型模擬退火（SA)方法在，模擬退火方法中 改變交換窗口的計(jì)算方法，使得交換窗口不僅僅是由上一溫度下的交換成功率決定，還與 確定某一交換是否接受的一個(gè)隨機(jī)數(shù)R有關(guān)，使得每個(gè)交換的窗口大小隨隨機(jī)數(shù)R動(dòng)態(tài)地 變化。此外，對(duì)退火的高溫和低溫階段采用不同的動(dòng)態(tài)交換窗口調(diào)整策