多路音頻數(shù)據(jù)采集方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及音頻技術(shù)領(lǐng)域，尤其涉及一種多路音頻數(shù)據(jù)采集方法和裝置。
【背景技術(shù)】
[0002]音頻數(shù)據(jù)采集多要求支持多路麥克風(fēng)(Micr0ph0ne，MIC)，單路集成電路內(nèi)置音頻總線(Inter-1C Sound，I2S)接口僅支持2路MIC，這就需要多路I2S接口?，F(xiàn)有技術(shù)中，先設(shè)置I2S時鐘，然后逐次配置各個I2S接口，最后從I2S接口依次采集數(shù)據(jù)，這就會造成采集的數(shù)據(jù)不同步。

【發(fā)明內(nèi)容】

[0003]本發(fā)明旨在至少在一定程度上解決相關(guān)技術(shù)中的技術(shù)問題之一。
[0004]為此，本發(fā)明的一個目的在于提出一種多路音頻數(shù)據(jù)采集方法，該方法可以實現(xiàn)多路音頻數(shù)據(jù)的同步采集。
[0005]本發(fā)明的另一個目的在于提出一種多路音頻數(shù)據(jù)采集裝置。
[0006]為達到上述目的，本發(fā)明第一方面實施例提出的多路音頻數(shù)據(jù)采集方法，包括:設(shè)置音頻數(shù)據(jù)分路，以及設(shè)置數(shù)據(jù)采集控制器；在所述音頻數(shù)據(jù)分路以及所述數(shù)據(jù)采集控制器設(shè)置完成后，再設(shè)置系統(tǒng)時鐘的處理電路，所述處理電路輸出的時鐘信號輸入到所述音頻數(shù)據(jù)分路；采用設(shè)置完成的系統(tǒng)時鐘的處理電路，音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，進行多路音頻數(shù)據(jù)采集。
[0007]本發(fā)明第一方面實施例提出的多路音頻數(shù)據(jù)采集方法，通過先設(shè)置音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，再設(shè)置系統(tǒng)時鐘的處理電路，可以保證各分路的時鐘同步，進而實現(xiàn)多路音頻數(shù)據(jù)的同步采集。
[0008]為達到上述目的，本發(fā)明第二方面實施例提出的多路音頻數(shù)據(jù)采集裝置，包括:第一設(shè)置模塊，用于設(shè)置音頻數(shù)據(jù)分路，以及設(shè)置數(shù)據(jù)采集控制器；第二設(shè)置模塊，用于在所述音頻數(shù)據(jù)分路以及所述數(shù)據(jù)采集控制器設(shè)置完成后，再設(shè)置系統(tǒng)時鐘的處理電路，所述處理電路輸出的時鐘信號輸入到所述音頻數(shù)據(jù)分路；采集模塊，用于采用設(shè)置完成的系統(tǒng)時鐘的處理電路，音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，進行多路音頻數(shù)據(jù)采集。
[0009]本發(fā)明第二方面實施例提出的多路音頻數(shù)據(jù)采集裝置，通過先設(shè)置音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，再設(shè)置系統(tǒng)時鐘的處理電路，可以保證各分路的時鐘同步，進而實現(xiàn)多路音頻數(shù)據(jù)的同步采集。
[0010]本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0011]本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中:
[0012]圖1是本發(fā)明一實施例提出的多路音頻數(shù)據(jù)采集方法的流程示意圖；
[0013]圖2是本發(fā)明實施例中設(shè)置時鐘信號時的系統(tǒng)結(jié)構(gòu)示意圖；
[0014]圖3是本發(fā)明實施例中設(shè)置時鐘信號的流程示意圖；
[0015]圖4是本發(fā)明實施例中設(shè)置數(shù)據(jù)采集信號時的系統(tǒng)結(jié)構(gòu)示意圖；
[0016]圖5是本發(fā)明實施例中設(shè)置數(shù)據(jù)采集信號的流程示意圖；
[0017]圖6是本發(fā)明另一實施例提出的多路音頻數(shù)據(jù)采集裝置的結(jié)構(gòu)示意圖；
[0018]圖7是本發(fā)明另一實施例提出的多路音頻數(shù)據(jù)采集裝置的結(jié)構(gòu)示意圖。
【具體實施方式】
[0019]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的模塊或具有相同或類似功能的模塊。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。相反，本發(fā)明的實施例包括落入所附加權(quán)利要求書的精神和內(nèi)涵范圍內(nèi)的所有變化、修改和等同物。
[0020]圖1是本發(fā)明一實施例提出的多路音頻數(shù)據(jù)采集方法的流程示意圖，該方法包括:
[0021]Sll:設(shè)置音頻數(shù)據(jù)分路，以及設(shè)置數(shù)據(jù)采集控制器。
[0022]其中，音頻數(shù)據(jù)分路可以具體是指I2S接口的數(shù)據(jù)分路。
[0023]數(shù)據(jù)采集時可以采用輪詢、中斷或者直接內(nèi)存存取(Direct Memory Access,DMA)方式，本實施例中，采用DMS方式可以保證數(shù)據(jù)采集的及時性，采集過程中不會出現(xiàn)數(shù)據(jù)丟失。
[0024]相應(yīng)的，數(shù)據(jù)采集控制器可以具體是DMA控制器。
[0025]本實施例中，可以通過設(shè)置實現(xiàn)各音頻數(shù)據(jù)分路的時鐘同步和數(shù)據(jù)同步。其中，時鐘同步是數(shù)據(jù)同步的前提，只有采樣時鐘是同步的，數(shù)據(jù)同步才是有意義的。
[0026]S12:在所述音頻數(shù)據(jù)分路以及所述數(shù)據(jù)采集控制器設(shè)置完成后，再設(shè)置系統(tǒng)時鐘的處理電路，所述處理電路輸出的時鐘信號輸入到所述音頻數(shù)據(jù)分路。
[0027]其中，系統(tǒng)時鐘的處理電路可以是倍頻電路，相應(yīng)的，音頻數(shù)據(jù)分路包括:分頻電路。
[0028]參見圖2，在時鐘同步設(shè)置時，涉及的模塊可以包括倍頻電路21和各音頻數(shù)據(jù)分路22，本實施例中倍頻電路21是鎖相環(huán)(Phase Locked Loop，PLL)實現(xiàn)的，音頻數(shù)據(jù)分路22是I2S接口的分路，I2S接口的分路中包括分頻電路。系統(tǒng)時鐘(CLK)經(jīng)過PLL倍頻后輸出到各I2S接口的分路中，在I2S接口的分路中經(jīng)過分頻電路進行分頻，產(chǎn)生用于音頻數(shù)據(jù)采樣的時鐘信號，用于音頻數(shù)據(jù)采樣的時鐘信號包括位時鐘(BCK)和幀時鐘(LRCK)。
[0029]參見圖3，為了實現(xiàn)時鐘同步，設(shè)置流程可以包括:
[0030]S31:先設(shè)置分頻電路。
[0031]S32:在分頻電路設(shè)置完成后，再設(shè)置PLL。
[0032]現(xiàn)有技術(shù)中，是先設(shè)置PLL，再依此設(shè)置每個I2S接口的時鐘信號，由于設(shè)置完每個接口就可以輸入相應(yīng)的時鐘信號，就會導(dǎo)致各I2S接口的時鐘信號不同步。
[0033]而本實施例中，先設(shè)置I2S接口的分頻電路，再設(shè)置PLL，由于設(shè)置I2S接口時，PLL還未設(shè)置就不會輸入各接口的時鐘信號，各接口的時鐘信號就可以在PLL設(shè)置完成后同步輸出，從而實現(xiàn)時鐘同步。
[0034]具體的，本實施例中，首先計算I2S接口中的分頻電路所需分頻值，計算時需要根據(jù)PLL設(shè)置的值以及BCK、LRCK的計劃頻率進行反推，可以借助相應(yīng)的工具進行設(shè)計；然后對各個I2S接口中的分頻電路進行設(shè)置，最后對PLL進行設(shè)置。PLL的輸出穩(wěn)定后，BCK和LRCK輸出的就是同步的時鐘，同步精度可以達到5ns，可以滿足絕大多數(shù)時鐘同步的精度要求。
[0035]參見圖4，在數(shù)據(jù)同步設(shè)置時，涉及的模塊可以包括:各音頻數(shù)據(jù)分路41，DMA控制器42和內(nèi)存(mem0ry)43，每個音頻數(shù)據(jù)分路可以包括數(shù)據(jù)轉(zhuǎn)換模塊，數(shù)據(jù)轉(zhuǎn)換模塊可以對輸入數(shù)據(jù)(DIN)進行轉(zhuǎn)換的，得到輸出數(shù)據(jù)，并通過相應(yīng)的通道(Channel)由DMA控制器進行控制，存入到內(nèi)存中。
[0036]參見圖5，為了實現(xiàn)數(shù)據(jù)同步，設(shè)置流程可以包括:
[0037]S51:先設(shè)置DMA控制器。
[0038]具體的，可以進行DMA控制器的初始化，例如，設(shè)置目的地址，中斷處理程序，并對各個Channel進行設(shè)置。
[0039]S52:在DMA控制器設(shè)置完成后，再設(shè)置PLL。
[0040]在PLL設(shè)置完成后，PLL可以給各個I2S接口的分路提供時鐘，I2S開始工作，并產(chǎn)生數(shù)據(jù)。
[0041]DMA控制器將四路I2S數(shù)據(jù)并行的傳輸?shù)絻?nèi)存中，例如，先傳輸?shù)骄彌_區(qū)_0中，當(dāng)緩沖區(qū)O滿時由DMA切換到緩沖區(qū)_1，以此類推，實現(xiàn)乒乓操作。
[0042]傳輸?shù)骄彌_區(qū)中的數(shù)據(jù)就是經(jīng)過時鐘同步和數(shù)據(jù)同步的數(shù)據(jù)。
[0043]S13:采用設(shè)置完成的系統(tǒng)時鐘的處理電路，音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，進行多路音頻數(shù)據(jù)采集。
[0044]通過先設(shè)置分頻電路，DMA控制器，再設(shè)置PLL，可以實現(xiàn)時鐘同步和數(shù)據(jù)同步，在數(shù)據(jù)采集時，可以由DMA控制器并行地將多路音頻數(shù)據(jù)同步的傳輸?shù)絻?nèi)存中。
[0045]本實施例中，通過先設(shè)置音頻數(shù)據(jù)分路以及數(shù)據(jù)采集控制器，再設(shè)置系統(tǒng)時鐘的處理電路，可以保證各分路的時鐘同步，進而實現(xiàn)多路音頻數(shù)據(jù)的同步采集。
[0046]圖6是本發(fā)明另一實施例提出的多路音頻數(shù)據(jù)采集裝置的結(jié)構(gòu)示意圖，該裝置60包括:第一設(shè)置模塊61，第二設(shè)置模塊62和采集模塊63。
[0047]第一設(shè)置模塊61，用于設(shè)置音頻數(shù)據(jù)分路，以及設(shè)置數(shù)據(jù)采集控制器；
[0048]其中，音頻數(shù)據(jù)分路可以具體是指I2S接口的數(shù)據(jù)分路。
[0049]數(shù)據(jù)采集時可以采用輪詢、中斷或者直接內(nèi)存存取(Direct Memory Access,DMA)方式，本實施例中，采用DMS方式可以保證數(shù)據(jù)采集的及時性，采集過程中不會出現(xiàn)數(shù)據(jù)丟失。
[0050]相應(yīng)的，數(shù)據(jù)采集控制器可以具體是DMA控制器。
[0051 ] 本實施例中，可以通過設(shè)置實現(xiàn)各音頻數(shù)據(jù)分路的時鐘同步和數(shù)據(jù)同步。其中，時鐘同步是數(shù)據(jù)同步的前提，只有采樣時鐘是同步的，數(shù)據(jù)同步才是有意義的。
[0052]第二設(shè)置模塊62，用于在所述音頻數(shù)據(jù)分路以及所述數(shù)據(jù)采集控制器設(shè)置完成后，再設(shè)置系統(tǒng)時鐘的處理電路，所述處理電路輸出的時鐘信號輸入到所述音頻數(shù)據(jù)分路；