一種基于融合架構的多路服務器qpi扣卡的設計方法
【技術領域】
[0001]本發(fā)明公開一種多路服務器QPI扣卡的設計方法，屬于服務器主板設計領域，具體地說是一種基于融合架構的多路服務器QPI扣卡的設計方法。
【背景技術】
[0003]融合架構是把多個信息技術組件進行融合，組成一個單一的、優(yōu)化的計算解決方案。融合架構解決方案的組件包括服務器，數(shù)據(jù)存儲設備，網絡設備和IT基礎設施管理，自動化和業(yè)務流程的軟件?；谌诤霞軜?，QPI是在處理器中集成內存控制器的體系架構，主要用于處理器之間和系統(tǒng)組件之間的互聯(lián)通信，CPU可直接通過內存控制器訪問內存資源。
[0004]QPI為Quick Path Interconnect縮寫，譯為快速通道互聯(lián)。QPI支持多條系統(tǒng)總線連接，用來實現(xiàn)芯片之間的直接互聯(lián)，而不是在通過FSB連接到北橋。QPI是一種基于包傳輸?shù)拇惺礁咚冱c對點連接協(xié)議，采用差分信號與專門的時鐘進行傳輸。
[0005]基于融合架構的多路服務器中QPI在架構中的互聯(lián)方式往往比普通多路服務器設計更加復雜。例如每個計算節(jié)點中有2顆CPU，8路服務器需要4個計算節(jié)點組成，每個計算節(jié)點完全相同。傳統(tǒng)中使用背板的形式使每個計算節(jié)點QPI互聯(lián)。但是連接模式選擇性差，連接8S拓撲不能實現(xiàn)4S的QPI全互聯(lián)模式，也不能實現(xiàn)2S的parallel模式QPI互聯(lián)。假如通過設計不同背板的方式實現(xiàn)上述互連，則既增加的設計難度，又大大增加成本，并且由于架構空間所限更換背板十分不便。本發(fā)明提供一種基于融合架構的多路服務器QPI扣卡的設計方法，對QPI進行扣卡互連的方法，其中服務器系統(tǒng)包括多個獨立的計算節(jié)點組成，扣卡安裝在服務器前面，扣卡可組成parallel模式QPI互聯(lián)?？劭ㄖ写嬖贗D信號，F(xiàn)PGA默認偵測ID信號判斷哪種模式控制不同的QPI時序。需要進行降級時，可使用BMC設置工作模式并告知FPGA，F(xiàn)PGA實現(xiàn)時序的切換控制。本發(fā)明提供的QPI扣卡設計方案可滿足QPI互聯(lián)支持的各種方式。易于服務器升降級切換。將QPI扣卡設計在服務器前面方便拆卸。同時節(jié)約成本。具備一定的商業(yè)價值。方便系統(tǒng)的切換，節(jié)約成本，減少后背板走線。

【發(fā)明內容】

[0009]本發(fā)明針對使用背板互聯(lián)QPI時，不能實現(xiàn)QPI全互聯(lián)模式，而且如果更換背板多有不便的問題，提供一種基于融合架構的多路服務器QPI扣卡設計方法，滿足QPI互聯(lián)支持的各種方式。易于服務器升降級切換。將QPI扣卡設計在服務器前面方便拆卸。同時節(jié)約成本。具備一定的商業(yè)價值。方便系統(tǒng)的切換，節(jié)約成本，減少后背板走線。
[0010]本發(fā)明提出的具體方案是:
一種基于融合架構的多路服務器QPI扣卡的設計方法，針對每個計算節(jié)點只有2顆CPU，且計算節(jié)點相同的情況，具體為:
多路服務器QPI扣卡安裝在主板計算節(jié)點的位置上，
計算節(jié)點只有I個時，計算節(jié)點內2顆CPU進行最短距離QPI連接，計算節(jié)點外2顆CPU通過QPI連接；
計算節(jié)點多于I個時，計算節(jié)點內2顆CPU進行最短距離QPI連接，計算節(jié)點外每顆CPU與2個不在同一計算節(jié)點的CPU進行QPI互連；
最上側為主計算節(jié)點。
[0011]所述的多路服務器QPI扣卡內包含時鐘源芯片，為每個計算節(jié)點提供時鐘參考。
[0012]所述的多路服務器QPI扣卡含ID信號，服務器系統(tǒng)內設BMC，F(xiàn)PGA, FPGA偵測到QPI扣卡ID信號后默認進行多路時序控制，使用BMC設置工作模式告知FPGA需要的CPU，F(xiàn)PGA根據(jù)需要進行時序切換控制。
[0013]—種基于融合架構的多路服務器QPI扣卡，所述的多路服務器QPI扣卡依附在主板計算節(jié)點的位置上，計算節(jié)點只有I個時，計算節(jié)點內2顆CPU進行最短距離QPI連接，計算節(jié)點外2顆CPU通過QPI連接；計算節(jié)點多于I個時，計算節(jié)點內2顆CPU進行最短距離QPI連接，計算節(jié)點外每顆CPU與2個不在同一計算節(jié)點的CPU進行QPI互連；最上側為主計算節(jié)點。
[0014]所述的多路服務器QPI扣卡內包含時鐘源芯片，為每個計算節(jié)點提供時鐘參考。
[0015]所述的多路服務器QPI扣卡含ID信號，服務器系統(tǒng)內設BMC，F(xiàn)PGA, FPGA偵測到QPI扣卡ID信號后默認進行多路時序控制，使用BMC設置工作模式告知FPGA需要的CPU，F(xiàn)PGA根據(jù)需要進行時序切換控制。
[0016]一種基于融合架構的多路服務器包括所述的一種基于融合架構的多路服務器QPI扣卡。
[0017]本發(fā)明的有益之處是:本發(fā)明提供一種基于融合架構的多路服務器QPI扣卡的設計方法，對QPI進行扣卡互連的方法，扣卡安裝在服務器前面，其中服務器系統(tǒng)包括多個獨立的計算節(jié)點組成，計算節(jié)點內CPU進行最短距離QPI連接，節(jié)點外CPU也通過QPI連接；扣卡中存在ID信號，F(xiàn)PGA默認偵測ID信號判斷哪種模式控制不同的QPI時序?？墒褂肂MC設置工作模式并告知FPGA，F(xiàn)PGA實現(xiàn)時序的切換控制。本發(fā)明提供的QPI扣卡設計方案可滿足QPI互聯(lián)支持的各種方式。易于服務器升降級切換。將QPI扣卡設計在服務器前面方便拆卸。同時節(jié)約成本。具備一定的商業(yè)價值。方便系統(tǒng)的切換，節(jié)約成本，減少后背板走線。
【附圖說明】
[0027]圖1是2S QPI扣卡內QPI連線示意圖；
圖2是4S QPI扣卡內QPI連線示意圖；
圖3是8S QPI扣卡內QPI連線示意圖。
【具體實施方式】
[0029]結合附圖對本發(fā)明做進一步說明。
[0030]實施例1
參看圖1，為2S QPI扣卡內QPI連線示意圖，2S代表有2顆CPU，以此類推。針對I個計算節(jié)點只有2顆CPU，且計算節(jié)點相同的情況，多路服務器QPI扣卡安裝在主板計算節(jié)點的位置上，計算節(jié)點只有I個時，計算節(jié)點內2顆CPUl和CPU2進行最短距離QPI連接，圖中虛線表示，計算節(jié)點外CPUl和CPU2通過QPI互連，圖中黑色實線表示。最上側為主計算節(jié)點。
[0031]所述的QPI扣卡內包含時鐘源芯片，為每個計算節(jié)點提供時鐘參考。
[0032]QPI扣卡還含ID信號，服務器系統(tǒng)內設BMC，F(xiàn)PGA, FPGA偵測到QPI扣卡ID信號后默認進行多路時序控制，使用BMC設置工作模式告知FPGA需要的CPU，F(xiàn)PGA根據(jù)需要進行時序切換控制。
[0033]設計上述一種基于融合架構的多路服務器QPI扣卡時，按照如下方法進行:
針對每個計算節(jié)點只有2顆CPU，且計算節(jié)點相同的情況，具體為:
多路服務器QPI扣卡安裝在主板計算節(jié)點的位置上，
計算節(jié)點只有I個時，計算節(jié)點內2顆CPU進