国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      數(shù)據(jù)路徑完整性驗(yàn)證的制作方法

      文檔序號:9252391閱讀:415來源:國知局
      數(shù)據(jù)路徑完整性驗(yàn)證的制作方法
      【專利說明】數(shù)據(jù)路徑完整性驗(yàn)證
      [0001]相關(guān)申請案
      [0002]本申請案主張2013年I月14日申請的第61/752,137號美國臨時申請案及2013年6月17日申請的第13/919,135號美國非臨時申請案的權(quán)益,所述申請案以全文引用的方式并入本文中。
      技術(shù)領(lǐng)域
      [0003]本實(shí)施例大體上涉及存儲器裝置且特定實(shí)施例涉及存儲器裝置中的數(shù)據(jù)路徑完整性。
      【背景技術(shù)】
      [0004]存儲器裝置(其有時在本文中稱為“存儲器”)通常提供為計算機(jī)或其它電子系統(tǒng)中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器,其包含隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機(jī)存取存儲器(DRAM)、同步動態(tài)隨機(jī)存取存儲器(SDRAM)及快閃存儲器。
      [0005]快閃存儲器裝置已發(fā)展為用于廣泛電子應(yīng)用的非易失性存儲器的流行來源??扉W存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。通過對電荷存儲結(jié)構(gòu)(例如浮動?xùn)艠O或捕集層或其它物理現(xiàn)象)的編程所引起的所述單元的閾值電壓的變化確定每一單元的數(shù)據(jù)狀態(tài)。利用快閃存儲器裝置的常見電子系統(tǒng)包含(但不限于)個人計算機(jī)、個人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、家電、車輛、無線裝置、蜂窩式電話及可裝卸式存儲器模塊,且快閃存儲器的用途不斷擴(kuò)大。
      [0006]快閃存儲器通常利用被稱為NOR快閃及NAND快閃的兩個基本架構(gòu)中的一者。所述名稱源自用于讀取所述裝置的邏輯。在NOR快閃架構(gòu)中,一串存儲器單元與耦合到數(shù)據(jù)線(例如通常被稱為數(shù)字(例如,位)線的數(shù)據(jù)線)的每一存儲器單元并聯(lián)耦合。在NAND快閃架構(gòu)中,一串存儲器單元僅與耦合到位線的所述串的第一存儲器單元串聯(lián)耦合。
      [0007]隨著電子系統(tǒng)的性能及復(fù)雜性增加,對系統(tǒng)中的額外存儲器的需求也增加。然而,為了不斷降低所述系統(tǒng)的成本,必須將部件數(shù)量保持在最小值??赏ㄟ^使用例如多電平單元(MLC)的技術(shù)增加集成電路的存儲器密度來完成此目標(biāo)。例如,MLC NAND快閃存儲器為非常具成本效益的非易失性存儲器。
      [0008]存儲器裝置的一個以上部分可影響呈位錯誤形式的數(shù)據(jù)完整性。例如,位錯誤率可由數(shù)據(jù)路徑位錯誤及陣列位錯誤引起。陣列路徑錯誤通常由數(shù)據(jù)單元未正確編程引起或由具有與其所要閾值電壓的閾值電壓偏移的單元引起。
      [0009]存儲器裝置(例如NAND存儲器裝置)中的數(shù)據(jù)路徑包括介于存儲器單元陣列、寄存器(例如頁寄存器及高速緩沖存儲寄存器)與輸入/輸出(I/o)墊之間的物理路徑,其中導(dǎo)電跡線連接所述組件。I/o墊通常外接于所述存儲器裝置的外部,且可通過裸片的大部分在物理上與所述陣列及寄存器分離。數(shù)據(jù)路徑錯誤可歸因于(例如)信號完整性問題、功率傳輸問題、接地反彈、噪聲及類似問題而發(fā)生。此類數(shù)據(jù)路徑錯誤可使陣列路徑錯誤(陣列錯誤為單元故障或Vt偏移)的比率或嚴(yán)重程度進(jìn)一步惡化或增大。數(shù)據(jù)路徑錯誤可為偶發(fā)的,但大多不可預(yù)測。數(shù)據(jù)路徑位錯誤可被稱為硬錯誤。
      [0010]存儲器裝置的控制器通常使允許所述控制器修正某個水平的原始位錯誤率(RBER)的許多錯誤校正可用。使用錯誤校正方案(例如低密度奇偶校驗(yàn)(LDPC)及其它類型的錯誤校正),硬錯誤更難以校正且使用更多數(shù)量的任何可用錯誤校正。當(dāng)存儲器裝置錯誤發(fā)生時,用戶通常不能區(qū)分是哪一類型的錯誤(數(shù)據(jù)路徑位錯誤或陣列位錯誤)引起所述錯誤。
      [0011]出于上述原因且出于所屬領(lǐng)域的一般技術(shù)人員在閱讀且理解本說明書之后將明白的其它原因,在此項技術(shù)中需要區(qū)分存儲器中的數(shù)據(jù)路徑位錯誤與陣列位錯誤。
      【附圖說明】
      [0012]圖1為NAND架構(gòu)存儲器陣列的一部分的一個實(shí)施例的示意圖;
      [0013]圖2為根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)的框示意圖;
      [0014]圖3為根據(jù)本發(fā)明的另一實(shí)施例的程序序列方法的流程圖;
      [0015]圖4為存儲器的一部分的框示意圖及根據(jù)本發(fā)明的程序序列實(shí)施例的操作代碼的時序圖;
      [0016]圖5為根據(jù)本發(fā)明的另一實(shí)施例的讀取序列方法的流程圖;
      [0017]圖6為存儲器的一部分的框示意圖及根據(jù)本發(fā)明的讀取序列實(shí)施例的操作代碼的時序圖;
      [0018]圖7為根據(jù)本發(fā)明的另一實(shí)施例的方法的流程圖;及
      [0019]圖8為根據(jù)本發(fā)明的又另一實(shí)施例的方法的流程圖。
      【具體實(shí)施方式】
      [0020]在以下詳細(xì)描述中,參考形成詳細(xì)描述的一部分且在其中以說明的方式展示特定實(shí)施例的附圖。在所述圖式中,相同數(shù)字在所有若干視圖中描述實(shí)質(zhì)上類似的組件??衫闷渌鼘?shí)施例且可在不背離本發(fā)明的范圍的情況下做出結(jié)構(gòu)改變、邏輯改變及電改變。因此,以下詳細(xì)描述不應(yīng)以限制性意義理解。
      [0021]非易失性存儲器可利用不同架構(gòu)(包含NOR及NAND)。所述架構(gòu)名稱源自用于讀取所述裝置的邏輯。在NOR架構(gòu)中,存儲器單元的邏輯列與耦合到數(shù)據(jù)線(例如通常被稱為位線的數(shù)據(jù)線)的每一存儲器單元并聯(lián)耦合。在NAND架構(gòu)中,一列存儲器單元僅與耦合到位線的所述列的第一存儲器單元串聯(lián)耦合。
      [0022]圖1說明包括非易失性存儲器單元的串聯(lián)串的NAND架構(gòu)存儲器陣列101的一部分的一個實(shí)施例的示意圖。
      [0023]存儲器陣列101包括以列(例如串聯(lián)串104、105)布置的非易失性存儲器單元(例如浮動?xùn)艠O)陣列。所述單元中的每一者在每一串聯(lián)串104、105中漏極到源極地耦合。橫跨多個串聯(lián)串104、105的存取線(例如字線)WLO到WL31耦合到行中的每一存儲器單元的控制柵極以偏置所述行中的所述存儲器單元的所述控制柵極。數(shù)據(jù)線(例如偶數(shù)/奇數(shù)位線BL_E、BL_0)耦合到所述串聯(lián)串且最終耦合到通過感測選定位線上的電流或電壓而檢測且存儲每一單元的狀態(tài)的感測電路及頁緩沖器。
      [0024]存儲器單元的每一串聯(lián)串104、105通過源極選擇柵極116、117(例如晶體管)耦合到源極線106且通過漏極選擇柵極112、113(例如晶體管)耦合到個別位線BL_E、BL_0。源極選擇柵極116、117由耦合到其控制柵極的源極選擇柵極控制線SG(S) 118控制。漏極選擇柵極112、113由漏極選擇柵極控制線SG(D) 114控制。
      [0025]在存儲器陣列的典型現(xiàn)有技術(shù)編程中,每一存儲器單元被個別地編程為單電平單元(SLC)或多電平單元(MLC)。單元的閾值電壓(Vt)可用作存儲于所述單元中的數(shù)據(jù)的指示。例如,在SLC存儲器裝置中,2.5V的Vt可能指示經(jīng)編程單元,而-0.5V的Vt可能指示經(jīng)擦除單元。在MLC存儲器裝置中,多個Vt范圍可通過將位模式指派給特定Vt范圍而各自指示不同狀態(tài)。
      [0026]圖2為根據(jù)實(shí)施例的與第二設(shè)備通信的第一設(shè)備的簡化框圖,所述第一設(shè)備呈存儲器裝置200的形式,所述第二設(shè)備呈處理器230的形式,所述第一設(shè)備及所述第二設(shè)備作為呈電子系統(tǒng)的形式的第三設(shè)備的一部分。電子系統(tǒng)的一些實(shí)例包含計算機(jī)服務(wù)器、網(wǎng)絡(luò)裝置、個人計算機(jī)、個人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、家電、車輛、無線裝置、蜂窩式電話及類似物。處理器230可為存儲器控制器或其它外部主機(jī)
      目.ο
      [0027]存儲器裝置200包含以行及列邏輯地布置的存儲器單元陣列204。邏輯行的存儲器單元通常耦合到相同存取線(共同被稱為字線),而邏輯列的存儲器單元通常選擇性地耦合到相同數(shù)據(jù)線(共同被稱為位線)。單一存取線可與存儲器單元的一個以上邏輯行相關(guān)聯(lián)且單一數(shù)據(jù)線可與一個以上邏輯列相關(guān)聯(lián)。
      [0028]提供行解碼電路208及列解碼電路210以解碼地址信號。接收且解碼地址信號以存取存儲器單元陣列204。存儲器裝置200還包含用以管理命令、地址及數(shù)據(jù)到存儲器裝置200的
      當(dāng)前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1