有效時，將第二組部分?jǐn)?shù)據(jù)寫入到高速緩沖存儲寄存器406的空白區(qū)段，且從高速緩沖存儲寄存器406讀取所述第二組部分?jǐn)?shù)據(jù)且與原始第二組部分?jǐn)?shù)據(jù)進行比較。如果所述兩組數(shù)據(jù)匹配，那么數(shù)據(jù)路徑完整性得到確認(rèn)。通過允許(通過所述調(diào)試模式)在陣列操作期間通常被限制的命令而在讀取操作期間完成所述確認(rèn)。在一個實施例中，僅從所述高速緩沖存儲寄存器讀取寫入到所述高速緩沖存儲寄存器的測試數(shù)據(jù)。此外，由于無數(shù)據(jù)從陣列402讀取，因此此方法通過僅測試數(shù)據(jù)路徑完整性而繞開陣列位錯誤。
[0043]在另一實施例中，當(dāng)所述第二讀取操作有效時清除高速緩沖存儲寄存器，而不是針對圖5的方法保持所述高速緩沖存儲寄存器不清除。在此實施例中，數(shù)據(jù)的寫入及讀取可到所述高速緩沖存儲寄存器的任何部分。
[0044]在另一實施例中，以圖7中的流程圖形式展示驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法700。方法700包括:在框702中在從所述存儲器裝置的第一寄存器讀取第一組數(shù)據(jù)的同時將第二組數(shù)據(jù)寫入到所述存儲器裝置的陣列，及在框704中比較所讀取的第一組數(shù)據(jù)與寫入到所述第一寄存器的數(shù)據(jù)。
[0045]在又另一實施例中，以圖8中的流程圖形式展示驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法800。方法800包括:在框802中在將一組測試數(shù)據(jù)寫入到所述存儲器裝置的部分滿第一寄存器的未編程部分的同時從所述存儲器裝置的陣列讀取一組數(shù)據(jù)、在框804中在從所述第一寄存器讀取所述組測試數(shù)據(jù)的同時從所述存儲器裝置的陣列讀取一組數(shù)據(jù)，及在框806中比較所讀取的所述組測試數(shù)據(jù)與所述組測試數(shù)據(jù)。
[0046]結(jié)論
[0047]總之，本發(fā)明的一或多個實施例展示在存儲器裝置的陣列操作期間驗證數(shù)據(jù)路徑完整性。例如，通過在所述存儲器裝置的調(diào)試模式中比較一組測試數(shù)據(jù)與從所述存儲器裝置寫入或?qū)懭氲剿龃鎯ζ餮b置的數(shù)據(jù)而完成所述驗證。
[0048]雖然本文中已說明且描述特定實施例，但所屬領(lǐng)域的一般技術(shù)人員將了解，經(jīng)計算以實現(xiàn)相同目的的任何布置可取代所展示的所述特定實施例。所屬領(lǐng)域的一般技術(shù)人員將明白本發(fā)明的許多調(diào)整。因此，本申請案既定涵蓋本發(fā)明的任何調(diào)整或變動。
【主權(quán)項】
1.一種驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法，其包括: 將第一組數(shù)據(jù)加載到第一寄存器中； 將所述第一組數(shù)據(jù)轉(zhuǎn)移到第二寄存器中； 清除所述第一寄存器； 在將所述第一組數(shù)據(jù)編程到所述存儲器裝置的陣列期間將第二組數(shù)據(jù)加載到所述第一寄存器中； 在將所述第一組數(shù)據(jù)編程到所述陣列期間從所述第一寄存器讀取所述第二組數(shù)據(jù)；及 比較從所述第一寄存器讀取的所述第二組數(shù)據(jù)與所述原始第二組數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的方法，其中在編程操作期間執(zhí)行驗證數(shù)據(jù)路徑完整性。3.—種驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法，其包括: 在從所述存儲器裝置的第一寄存器讀取第一組數(shù)據(jù)的同時將第二組數(shù)據(jù)寫入到所述存儲器裝置的陣列?’及 比較所述所讀取的第一組數(shù)據(jù)與寫入到所述第一寄存器的數(shù)據(jù)。4.根據(jù)權(quán)利要求3所述的方法，其中讀取進一步包括: 將所述第一組數(shù)據(jù)從所述第一寄存器加載到第二寄存器；且 其中將第二組數(shù)據(jù)寫入到所述陣列包括: 清除所述第一寄存器?’及 在將所述第二組數(shù)據(jù)寫入到所述陣列之前將所述第二組數(shù)據(jù)加載到所述第一寄存器。5.一種驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法，其包括: 從所述存儲器裝置的陣列將部分編程的第一組數(shù)據(jù)讀取到所述存儲器裝置的頁寄存器中； 將所述部分編程的第一組數(shù)據(jù)加載到所述存儲器裝置的高速緩沖存儲寄存器中；在從所述陣列將第二組數(shù)據(jù)讀取到所述頁寄存器期間將一組部分測試數(shù)據(jù)寫入到所述高速緩沖存儲寄存器的不含有所述部分編程的第一組數(shù)據(jù)的一部分； 在所述從所述陣列將所述第二組數(shù)據(jù)讀取到所述頁寄存器期間從所述高速緩沖存儲寄存器讀取所述組部分測試數(shù)據(jù)；及 比較從所述高速緩沖存儲寄存器讀取的所述組部分測試數(shù)據(jù)與所述原始組部分測試數(shù)據(jù)。6.根據(jù)權(quán)利要求5所述的方法，其中在陣列讀取操作期間執(zhí)行驗證數(shù)據(jù)路徑完整性。7.根據(jù)權(quán)利要求1、3或5中任一權(quán)利要求所述的方法，其中在所述存儲器裝置的陣列操作期間在調(diào)試模式中執(zhí)行驗證數(shù)據(jù)路徑完整性。8.根據(jù)權(quán)利要求1、3或5中任一權(quán)利要求所述的方法，且其進一步包括:在加載所述第一組數(shù)據(jù)之前進入調(diào)試模式。9.根據(jù)權(quán)利要求8所述的方法，其中用于驗證數(shù)據(jù)路徑完整性的命令僅在所述調(diào)試模式中可用。10.根據(jù)權(quán)利要求8所述的方法，且其進一步包括在比較從所述高速緩沖存儲寄存器讀取的所述第二組數(shù)據(jù)與所述原始第二組數(shù)據(jù)之后退出所述調(diào)試模式。11.根據(jù)權(quán)利要求5所述的方法，其中從所述高速緩沖存儲寄存器讀取的所述數(shù)據(jù)包括寫入到所述高速緩沖存儲寄存器的所述測試數(shù)據(jù)。12.根據(jù)權(quán)利要求5所述的方法，且其進一步包括在所述第二組數(shù)據(jù)的所述讀取期間清除所述高速緩沖存儲寄存器。13.根據(jù)權(quán)利要求12所述的方法，其中從所述高速緩沖存儲寄存器讀取的所述數(shù)據(jù)來自所述高速緩沖存儲寄存器的任何部分。14.根據(jù)權(quán)利要求12所述的方法，其中寫入一組部分測試數(shù)據(jù)包括寫入到所述高速緩沖存儲寄存器的任何部分。15.一種驗證存儲器裝置中的數(shù)據(jù)路徑完整性的方法，其包括: 在將一組測試數(shù)據(jù)寫入到所述存儲器裝置的部分滿第一寄存器的未編程部分的同時從所述存儲器裝置的陣列讀取一組數(shù)據(jù)； 在從所述第一寄存器讀取所述組測試數(shù)據(jù)的同時從所述存儲器裝置的陣列讀取一組數(shù)據(jù)?’及 比較所讀取的所述組測試數(shù)據(jù)與所述組測試數(shù)據(jù)。16.一種存儲器裝置，其包括: 存儲器單元陣列；及 存儲器控制電路，其經(jīng)配置以驗證所述存儲器裝置中的數(shù)據(jù)路徑完整性，所述存儲器控制電路經(jīng)配置以在從所述存儲器裝置的第一寄存器讀取第一組數(shù)據(jù)的同時將第二組數(shù)據(jù)寫入到所述存儲器裝置的陣列，且比較所述所讀取的第一組數(shù)據(jù)與寫入到所述第一寄存器的數(shù)據(jù)。17.根據(jù)權(quán)利要求16所述的存儲器裝置，其中所述存儲器控制電路進一步經(jīng)配置以通過以下操作來讀取所述第一組數(shù)據(jù):將所述第一組數(shù)據(jù)從所述第一寄存器加載到第二寄存器；及通過清除所述第一寄存器且在將第二組數(shù)據(jù)寫入到所述陣列之前將所述第二組數(shù)據(jù)加載到所述第一寄存器而將所述第二組數(shù)據(jù)寫入到所述陣列。18.根據(jù)權(quán)利要求16所述的存儲器裝置，其中所述存儲器控制電路進一步經(jīng)配置以在所述存儲器裝置的陣列操作期間在調(diào)試模式中驗證數(shù)據(jù)路徑完整性。19.根據(jù)權(quán)利要求17所述的存儲器裝置，其中所述數(shù)據(jù)路徑包括介于所述第二寄存器與所述存儲器裝置的多個輸入/輸出連接之間的物理連接。20.根據(jù)權(quán)利要求16所述的存儲器裝置，其中所述第一寄存器可操作地連接到所述陣列，所述第二寄存器可操作地連接到所述第一寄存器，且其中所述存儲器裝置進一步包括: 多個輸入/輸出連接；且 其中所述數(shù)據(jù)路徑連接于所述第二寄存器與所述多個輸入/輸出連接之間。21.根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述存儲器控制電路進一步經(jīng)配置以:在將一組測試數(shù)據(jù)寫入到所述存儲器裝置的部分滿第一寄存器的未編程部分的同時從所述存儲器裝置的所述陣列讀取一組數(shù)據(jù)；在從所述第一寄存器讀取所述組測試數(shù)據(jù)的同時從所述存儲器裝置的陣列讀取一組數(shù)據(jù)；及比較所讀取的所述組測試數(shù)據(jù)與所述組測試數(shù)據(jù)。
【專利摘要】本發(fā)明提供用于驗證數(shù)據(jù)路徑完整性的方法及存儲器。在一種此方法中，在從存儲器裝置的第一寄存器讀取第一組數(shù)據(jù)的同時將第二組數(shù)據(jù)寫入到所述存儲器裝置的陣列。將所述所讀取的第一組數(shù)據(jù)與寫入到所述第一寄存器的所述數(shù)據(jù)進行比較以驗證數(shù)據(jù)路徑完整性。
【IPC分類】G06F12/02, G06F13/14
【公開號】CN104969198
【申請?zhí)枴緾N201480007494
【發(fā)明人】特里·格倫濟基
【申請人】美光科技公司
【公開日】2015年10月7日
【申請日】2014年1月8日
【公告號】EP2943883A1, US20140198580, WO2014110077A1