一種閃存器件的軟信息提取方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于數(shù)據(jù)存儲技術(shù)領(lǐng)域，具體為一種適用于閃存器件的軟信息提取方法。 該方法通過先驗性試驗，以及監(jiān)督學(xué)習(xí)策略，可以快速提取出閃存器件數(shù)據(jù)的相關(guān)軟信息， 從而幫助閃存控制器提高其糾錯能力。這種方法適合應(yīng)用于固態(tài)硬盤控制器、閃存控制器 等以閃存器件為存儲介質(zhì)的應(yīng)用場合中，旨在降低數(shù)據(jù)錯誤，有效延長閃存器件的使用壽 命。
【背景技術(shù)】
[0002] 20nm以下先進工藝的閃存器件越來越廣泛地得到應(yīng)用，然而制造工藝上的進步 并非毫無代價。先進工藝在有效縮減了存儲單元物理尺寸的同時，削弱了浮柵氧化層的絕 緣特性，導(dǎo)致襯底的微量電荷可以更加容易地隧穿氧化層，使得寫擾動、讀擾動、浮柵耦合 效應(yīng)等各種寄生效應(yīng)愈發(fā)顯著。這些寄生效應(yīng)造成閃存器件在使用中數(shù)據(jù)發(fā)生意外翻轉(zhuǎn)。 25nm和20nm兩代不同閃存器件的擦寫壓力測試表明采用更新工藝的20nm閃存器件的比特 錯誤率（Bit Error Rate，BER)是原有25nm器件的近十倍。新工藝的閃存在壽命以及可靠 性上出現(xiàn)了大幅縮水。
[0003] 閃存器件這種物理特性的快速衰退的狀況對固態(tài)存儲等領(lǐng)域的應(yīng)用形成了巨 大挑戰(zhàn)。閃存供應(yīng)商紛紛要求閃存控制器具備1040字節(jié)（Byte)糾正60位（Bit)錯誤 數(shù)據(jù)以上的糾錯能力。而在當(dāng)前閃存冗余空間的限制下，傳統(tǒng)的BCH(Bose Chaudhuri Hocquenghem)碼的糾錯能力已趨于極限，無法提供更高的糾錯能力。而另一方面，實現(xiàn)BCH 糾錯所需要的硬件開銷也變得越來越難以接受。閃存控制器若需要更高糾錯能力的BCH糾 錯，就必須付出更多閃存存儲空間以及更大的芯片面積開銷，從而導(dǎo)致相關(guān)成本的快速增 長。這將嚴重削弱相關(guān)產(chǎn)品的競爭力。在這種背景下，工業(yè)界與學(xué)術(shù)界開始尋求在閃存數(shù) 據(jù)糾錯方法上的變革。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明通過挖掘閃存器件的外部物理特性，構(gòu)建了一種對閃存器件軟信息進行快 速提取的方法。本發(fā)明所提出的方法不僅不依賴于閃存內(nèi)部的特殊命令，而且可以方便 地集成進自主的固態(tài)存儲控制器中，配合已有的低密度奇偶校驗碼（Low Density Parity Check Code，LDPC)糾錯模塊實現(xiàn)對先進工藝閃存器件的高強度糾錯，從而滿足固態(tài)存儲對 先進工藝閃存器件數(shù)據(jù)糾錯的需求。
[0005] 為了實現(xiàn)上述目的，本發(fā)明提供了一種閃存器件的軟信息提取方法，包括離線訓(xùn) 練與在線運行兩部分，其中：
[0006] 在離線狀態(tài)下，首先對目標(biāo)閃存器件進行先驗性實驗，實驗測試內(nèi)容包括對閃存 器件內(nèi)部物理塊的存儲單元進行大量重復(fù)的擦除、寫入以及讀出操作，從而記錄閃存器件 在其測試周期內(nèi)的外部特征量，所述外部特征量包括錯誤特性以及物理塊位置、擦寫循環(huán) 次數(shù)、擦除時間；然后進行數(shù)據(jù)集訓(xùn)練，建立閃存內(nèi)部存儲單元物理狀態(tài)與外部特征量之間 的關(guān)耳關(guān)；
[0007] 在線運行狀態(tài)下，對正在在線運行的閃存物理狀態(tài)進行識別，根據(jù)上述物理狀態(tài) 預(yù)估錯誤率，并根據(jù)預(yù)估得到的錯誤率計算軟信息。
[0008] 本發(fā)明還提供了一種實現(xiàn)上述方法的信息提取系統(tǒng)，包括物理狀態(tài)識別模塊、錯 誤預(yù)估模塊以及軟信息計算模塊，其中：
[0009] 所述物理狀態(tài)識別模塊，用于采集閃存物理塊的位置信息、擦除時間、擦寫次數(shù)以 及上一輪數(shù)據(jù)的實際錯誤率，并根據(jù)離線得到的數(shù)據(jù)模型，計算出當(dāng)前物理塊的閃存損耗 狀態(tài)；
[0010] 所述錯誤預(yù)估模塊，用于通過閃存損耗狀態(tài)以及用戶輸入的誤判控制目標(biāo)建立相 關(guān)的神經(jīng)網(wǎng)絡(luò)，并預(yù)估出相關(guān)物理塊在下一輪操作中的錯誤率給軟信息計算模塊；
[0011] 所述軟信息計算模塊，用于在有新數(shù)據(jù)輸入時，將相關(guān)預(yù)估錯誤率代入計算，從而 得到LLR信息，作為新數(shù)據(jù)的軟信息。
[0012] 與現(xiàn)有技術(shù)相比，本發(fā)明方法具有如下有益效果：
[0013] 1、可以有效提取閃存數(shù)據(jù)的軟信息，進而提高閃存控制器的糾錯能力，延長閃存 器件的壽命。
[0014] 2、不依賴于閃存器件內(nèi)部的特殊命令，可以支持不同閃存供應(yīng)商的閃存器件。
[0015] 3、本發(fā)明同時支持SLC、MLC以及TLC閃存器件等多種類型的閃存器件。
[0016] 4、無需獨占閃存器件的數(shù)據(jù)總線，性能開銷小。
【附圖說明】
[0017] 圖1為本發(fā)明閃存器件的軟信息提取方法流程圖；
[0018] 圖2為本發(fā)明實施例中閃存信道模型示意圖；
[0019] 圖3為本發(fā)明實施例中Elman神經(jīng)網(wǎng)絡(luò)示意圖；
[0020] 圖4為本發(fā)明實施例中軟信息提取系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0021] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個實施方式中所涉及到的技術(shù)特征只要 彼此之間未構(gòu)成沖突就可以相互組合。
[0022] LDPC碼最初是一種針對深空通信、微波傳輸?shù)鹊湫屯ㄐ判诺涝O(shè)計的糾錯方式。與 BCH直接將接收到的邏輯信息作為輸入進行計算的方式不同，LDPC碼以接收端邏輯信息的 概率為基礎(chǔ)進行糾錯。由于LDPC碼能夠充分利用接收的信道信息，大幅提高信息的利用 率，并且可以實現(xiàn)以迭代方式進行譯碼，從而帶來更加良好的性能增益，其理論上具備了接 近于香農(nóng)容限的糾錯能力。
[0023] 為了方便計算，LDPC糾錯方式將信道接收端邏輯比特的對數(shù)似然比（Log Likelihood Ratio, LLR)作為輸入。LLR而也被稱為信道的軟信息，其具體定義為：
[0024]
[0025] 其中，X1為信道發(fā)射端的發(fā)送數(shù)據(jù)，y 信道接收端所獲取的數(shù)據(jù)。LDPC碼通過 利用LLR，對變量節(jié)點和校驗結(jié)點進行多次迭代的方式，不斷更新結(jié)點信息，直到譯碼結(jié)果 或者得到正確的校驗結(jié)果。
[0026] 然而，LDPC碼的有效使用必須以準(zhǔn)確的對數(shù)似然比（LLR)為前提。而在閃存應(yīng)用 環(huán)境下，對閃存軟信息的提取還面臨著障礙。LDPC糾錯編碼設(shè)計之初就是針對典型的通信 應(yīng)用環(huán)境。計算LLR的條件概率P (Xi=+Ijyi)以及P (Xi=-Ijyi)可以通過對信道信息的 多重采樣方式實現(xiàn)。而閃存器件的采樣及量化工作全部由其內(nèi)部電路完成，閃存控制器只 能讀取到經(jīng)由閃存器件內(nèi)部量化處理后的硬判決信息。這種由邏輯'〇'和邏輯'1'構(gòu)成的 數(shù)據(jù)序列，是無法直接作為LDPC糾錯計算的輸入信號。這種障礙并不是由于LDPC碼算法 本身的成熟度不夠所導(dǎo)致，而是由于應(yīng)用環(huán)境的限制造成。因此，為閃存器件尋找一種有效 的軟信息提取方式成為LDPC碼在固態(tài)存儲應(yīng)用中亟需解決的問題。
[0027] 本發(fā)明即針對閃存器件的上述問題展開。固態(tài)存儲中的閃存器件目前有 SLC(Single_Level Cell)、MLC(Multi_Level Cell)以及 TLC(Triple_Level Cell)三種類 型的器件。本發(fā)明可適用于這三類閃存器件，以下描述中將以MLC類型的閃存作為典型進 行說明。
[0028] 如圖2所示，MLC閃存器件存儲數(shù)據(jù)的過程實際上可以抽象為通信信道模型。對 閃存器件寫入數(shù)據(jù)對應(yīng)于信道的發(fā)射端；從閃存器件讀取數(shù)據(jù)則對應(yīng)于信道的接收端。數(shù) 據(jù)從寫入到讀出，會分別經(jīng)過交織、編程、噪聲干擾、量化讀取以及解交織的過程。
[0029] 從外部寫入的數(shù)據(jù)首先經(jīng)過MLC閃存器件的交織操作，從而將臨近的多個邏輯頁 混淆到物理上不相鄰的存儲單元中，以降低編程過程中的耦合干擾。在完成交織后，閃存 器件將根據(jù)數(shù)據(jù)的邏輯對存儲單元進行編程操作，邏輯數(shù)據(jù)對浮柵中的模擬電壓進行編程 (Program)。此時，受寄生效應(yīng)的影響，編程后的模擬電壓會受到加性噪聲的干擾而產(chǎn)生變 化。當(dāng)閃存控制器開始讀取數(shù)據(jù)時，閃存首先將對模擬電壓進行量化讀取；得到離散化的邏 輯數(shù)據(jù)后，再進行解交織操作，將其還原為邏輯頁上的數(shù)據(jù)。
[0030] 信道中的加性噪聲是導(dǎo)致比特翻轉(zhuǎn)的直接原因，本發(fā)明首先對MLC閃存器件展開 先驗性試驗。通過對閃存器件的擦寫循環(huán)循環(huán)操作主要用來獲取數(shù)據(jù)錯誤率與閃存擦寫循 環(huán)之間的關(guān)系，準(zhǔn)確獲取信道噪聲隨著閃存損耗及環(huán)境變化的先驗性規(guī)律，此外，本發(fā)明還 將逐步建立閃存器件擦除時間、物理塊位置等相關(guān)特征值與數(shù)據(jù)錯誤率之間的關(guān)聯(lián)性，從 而為準(zhǔn)確感知MLC閃存器件內(nèi)部軟信息作為參考。
[0031] 在閃存器件信道模型及先驗性試驗的基礎(chǔ)上，本發(fā)明進一步地解決了如何在閃存 器件的使用過程中，感知其內(nèi)部軟信息的問題。從閃存器件外部只能獲取經(jīng)過量化后的離 散信息，不能直接用于LDPC解碼計算。因此，本發(fā)明利用先驗性實驗所獲取的信息來預(yù)估 接收數(shù)據(jù)的錯誤率，從而計算出數(shù)據(jù)的軟信息。
[0032] 因此，本發(fā)明在先驗性試驗的基礎(chǔ)上，選取以擦除時間、物理塊位置、擦寫循環(huán)次 數(shù)等外部特征量；利用監(jiān)督學(xué)習(xí)策略，選取訓(xùn)練樣本，測試樣本，建立觀測特征量與物理狀 態(tài)之間的關(guān)聯(lián)；從而幫助閃存控制器在運行過程中感知閃存物理塊的狀況，計算出精確的 軟信息。進一步的研究將包括三個方面：閃存器件物理狀態(tài)的分類、物理狀態(tài)的識別以及在 運行過程中利用物理狀態(tài)