變?yōu)?xA3，同時(shí)啟動(dòng)了串行總線操作的下個(gè)步驟。SCLK產(chǎn)生8 個(gè)時(shí)鐘脈沖，SDI串行輸入數(shù)據(jù)0x55，SDI輸入完畢，狀態(tài)寄存器的值變?yōu)?xE3，表示上個(gè)步 驟操作完畢，在電平型中斷模式下，中斷請(qǐng)求信號(hào)/INT變?yōu)榈?，在邊沿型中斷模式下，中?請(qǐng)求信號(hào)ΛΝΤ產(chǎn)生低電平脈沖，同時(shí)讀控制寄存器的INT位置為1，表示產(chǎn)生了中斷請(qǐng)求狀 態(tài)。數(shù)據(jù)接收完畢后，CPU向串行總線控制器的控制寄存器寫入0x01，中斷請(qǐng)求信號(hào)/INT變 為高，讀控制寄存器的INT位置為0，表示清除了中斷請(qǐng)求狀態(tài)，SCS信號(hào)變?yōu)楦?，本次操作?成，狀態(tài)寄存器的值變?yōu)?xE8。
[0088] 當(dāng)串行總線控制器為主接收模式時(shí)，串行總線從設(shè)備處于從發(fā)送模式。串行總線 從設(shè)備處于空閑時(shí)，狀態(tài)寄存器的值為0xF8。串行總線從設(shè)備檢測(cè)信號(hào)變?yōu)榈秃螅?狀態(tài)寄存器的值變?yōu)镺xBl，S_SCLK上接收到8個(gè)時(shí)鐘脈沖，S_SDI串行接收命令數(shù)據(jù)，在本例 中是0xFl，S_SDI輸入完畢，狀態(tài)寄存器的值變?yōu)?xB4,表示串行總線從設(shè)備在準(zhǔn)備要讀取 的數(shù)據(jù)，準(zhǔn)備好要讀取的數(shù)據(jù)后，狀態(tài)寄存器的值變?yōu)?xF0,表示上個(gè)步驟操作完畢，中斷 請(qǐng)求信號(hào)/S_INT變?yōu)榈?。SCLK接著接收到8個(gè)時(shí)鐘脈沖，在第1個(gè)時(shí)鐘脈沖的上升沿狀態(tài)寄 存器的值變?yōu)?xB2，S_SD0串行數(shù)據(jù)發(fā)送完畢，在本例中是OxAA，狀態(tài)寄存器的值變?yōu)?xF2， 表示上個(gè)步驟操作完畢，中斷請(qǐng)求信號(hào)/S_INT變?yōu)榈?。如果有下一個(gè)數(shù)據(jù)要輸出，S_SCLK上 接收到8個(gè)時(shí)鐘脈沖，在第1個(gè)時(shí)鐘脈沖的上升沿狀態(tài)寄存器的值變?yōu)?xB2，S_SD0串行數(shù)據(jù) 發(fā)送完畢，在本例中是0x55，狀態(tài)寄存器的值變?yōu)?xF2，表示上個(gè)步驟操作完畢，中斷請(qǐng)求 信號(hào)/S_INT變?yōu)榈?。串行總線從設(shè)備檢測(cè)到S_SCS信號(hào)變?yōu)楦吆?，將中斷?qǐng)求信號(hào)/S_INT置 為高，表示該條指令已經(jīng)執(zhí)行完畢。串行總線從設(shè)備處于空閑狀態(tài)，狀態(tài)寄存器的值變?yōu)?0xF8。
[0089] 圖9是設(shè)置延時(shí)寄存器時(shí)串行總線主發(fā)送模式時(shí)序圖。圖10是設(shè)置延時(shí)寄存器時(shí) 串行總線主接收模式時(shí)序圖。設(shè)置延時(shí)寄存器的值為T，則實(shí)際延時(shí)時(shí)間為KT，K為常數(shù)，是 某個(gè)時(shí)間周期。在主發(fā)送模式中，實(shí)際上將串行總線控制器的OxAO和0χΑ2狀態(tài)分別延長(zhǎng)了 ΚΤ時(shí)間，也就是說(shuō)，將0χΕ0和0χΕ2狀態(tài)及/ΙΝΤ中斷請(qǐng)求信號(hào)的產(chǎn)生分別推遲了ΚΤ時(shí)間。在主 接收模式中，實(shí)際上將串行總線控制器的OxAO和0xA3狀態(tài)分別延長(zhǎng)了KT時(shí)間，也就是說(shuō)，將 OxEl和0χΕ3狀態(tài)及/ΙΝΤ中斷請(qǐng)求信號(hào)的產(chǎn)生分別推遲了 ΚΤ時(shí)間。這在使用/ΙΝΤ信號(hào)產(chǎn)生至 CPU的中斷請(qǐng)求信號(hào)時(shí)，考慮到串行總線從設(shè)備的處理延時(shí)具有重要意義，設(shè)置的延時(shí)時(shí)間 大于串行總線從設(shè)備的響應(yīng)時(shí)間即可。
[0090] 串行總線控制器產(chǎn)生的中斷請(qǐng)求信號(hào)為/INT，串行總線從設(shè)備產(chǎn)生的中斷請(qǐng)求信 號(hào)為/S_INT。可以使用/INT信號(hào)或/S_INT信號(hào)產(chǎn)生至CPU的中斷請(qǐng)求信號(hào)。當(dāng)使用/INT信號(hào) 產(chǎn)生至CPU的中斷請(qǐng)求信號(hào)時(shí)，直接將/INT信號(hào)作為中斷請(qǐng)求信號(hào)。
[0091] 在邊沿型中斷模式下，當(dāng)使用/S_INT信號(hào)產(chǎn)生至CPU的中斷請(qǐng)求信號(hào)時(shí)，直接將/ S_INT信號(hào)作為中斷請(qǐng)求信號(hào)。當(dāng)使用/S_INT信號(hào)產(chǎn)生至CPU的中斷請(qǐng)求信號(hào)時(shí)，需要增加 一個(gè)可尋址的讀寫寄存器，如表9所示，該寄存器只有1位，對(duì)應(yīng)CPU的Do數(shù)據(jù)線。當(dāng)讀這個(gè)寄 存器時(shí)，該寄存器為中斷狀態(tài)寄存器，其值為1時(shí)表示產(chǎn)生了中斷請(qǐng)求狀態(tài)，其值為0時(shí)表示 沒(méi)有產(chǎn)生中斷請(qǐng)求狀態(tài)。當(dāng)寫這個(gè)寄存器時(shí)，該寄存器為中斷清除寄存器，只要寫這個(gè)寄存 器，內(nèi)部中斷請(qǐng)求信號(hào)/ΙΝΤ_0就置為1，中斷狀態(tài)寄存器置為0。這時(shí)需要增加如圖11所示中 斷處理邏輯電路，在電平型中斷模式下，將/ΙΝΤ_0信號(hào)輸出至CPU的中斷請(qǐng)求輸入腳，在邊 沿型中斷模式下，將/S_INT信號(hào)輸出至CPU的中斷請(qǐng)求輸入腳。/S_INT信號(hào)每產(chǎn)生一個(gè)下降 沿，內(nèi)部中斷請(qǐng)求信號(hào)ΛΝΤ_0置為0,中斷狀態(tài)寄存器置為1，寫中斷清除寄存器，內(nèi)部中斷 請(qǐng)求信號(hào)/ΙΝΤ_0置為1，中斷狀態(tài)寄存器置為0。
[0092]當(dāng)有多個(gè)線路板時(shí)，可以將多個(gè)串行總線的/INT信號(hào)或/S_INT信號(hào)連接至CPU不 同的中斷請(qǐng)求輸入腳上。也可以將多個(gè)串行總線的/INT信號(hào)或/S_INT信號(hào)連接至CPU的一 個(gè)中斷請(qǐng)求輸入腳上，這時(shí)的邏輯為只要一個(gè)ΛΝΤ信號(hào)或/S_INT信號(hào)產(chǎn)生了中斷請(qǐng)求，就 產(chǎn)生CPU中斷請(qǐng)求信號(hào)，相當(dāng)于與運(yùn)算，至CPU的中斷請(qǐng)求信號(hào)建議采用帶有上拉電阻的開(kāi) 漏極或開(kāi)集電極輸出電路結(jié)構(gòu)。CPU需要依次查詢每個(gè)串行總線控制器的讀控制寄存器的 INT狀態(tài)數(shù)據(jù)位或中斷狀態(tài)寄存器，查詢是哪個(gè)串行總線上產(chǎn)生了中斷請(qǐng)求，當(dāng)軟件需要清 除中斷請(qǐng)求狀態(tài)時(shí)，CPU寫相應(yīng)的控制寄存器的Clear_INT數(shù)據(jù)位或中斷清除寄存器。
[0093]當(dāng)本串行總線的SCS、SCLK、SDI、SD0、/S_I NT信號(hào)采用差分輸出形式時(shí)，具有良好 的抗共模干擾能力，可用于長(zhǎng)線傳輸。這時(shí)可不傳輸CLK0UT信號(hào)，串行總線從設(shè)備使用本地 的時(shí)鐘信號(hào)即可。串行總線上傳輸?shù)男盘?hào)為SCS、/SCS、SCLK、/SCLK、SDI、/SDI、SDO、/SDO、/ S_INT、S_INT。在信號(hào)的發(fā)送端，使用差分驅(qū)動(dòng)器，將單端信號(hào)轉(zhuǎn)變?yōu)椴罘中盘?hào)，在信號(hào)的接 收端，使用差分接收器，將差分信號(hào)轉(zhuǎn)變?yōu)閱味诵盘?hào)。這時(shí)本串行總線可用于系統(tǒng)間數(shù)據(jù)的 傳輸，由于本串行總線采用了同步的數(shù)據(jù)傳輸方式，因此比RS232等異步串行傳輸方式的速 率大為提尚。
[0094] 說(shuō)明書中是以8位模式闡明本發(fā)明串行總線主設(shè)備與串行總線從設(shè)備的設(shè)計(jì)思想 及電路時(shí)序的，可以很容易推廣到16位、24位、32位、64位串行總線控制系統(tǒng)。采用高速數(shù)字 電路設(shè)計(jì)的本串行總線，工作頻率超過(guò)100MHz，串行總線主設(shè)備與串行總線從設(shè)備的數(shù)據(jù) 交換速率高。多對(duì)串行總線可并行工作。當(dāng)系統(tǒng)中有多組串行總線時(shí)，系統(tǒng)的數(shù)據(jù)吞吐率 尚。
[0095] 當(dāng)然，上述說(shuō)明并非是對(duì)本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例，本技術(shù)領(lǐng) 域的技術(shù)人員在本發(fā)明的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本發(fā)明的 保護(hù)范圍。
【主權(quán)項(xiàng)】
1. 一種基于串行總線的控制系統(tǒng)，其特征在于，包括多組串行總線電路，每組所述串行 總線電路包括串行總線、串行總線主設(shè)備和串行總線從設(shè)備，所述串行總線主設(shè)備與串行 總線從設(shè)備通過(guò)串行總線互連，所述串行總線的傳輸信號(hào)包括片選信號(hào)、時(shí)鐘信號(hào)、串行總 線數(shù)據(jù)輸入信號(hào)、串行總線數(shù)據(jù)輸出信號(hào)、時(shí)鐘輸出信號(hào)，串行總線主設(shè)備通過(guò)接口信號(hào)連 接CPU，所述接口信號(hào)包括CPU接口片選信號(hào)、讀信號(hào)、寫信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、時(shí)鐘輸 入信號(hào)。2. 如權(quán)利要求1所述的一種基于串行總線的控制系統(tǒng)，其特征在于，所述串行總線的片 選信號(hào)為輸出信號(hào)，低電平有效，所述時(shí)鐘輸出信號(hào)上升沿有效，所述串行總線數(shù)據(jù)輸入信 號(hào)與串行總線從設(shè)備的數(shù)據(jù)輸出信號(hào)相連，串行總線數(shù)據(jù)輸出信號(hào)與串行總線從設(shè)備的數(shù) 據(jù)輸入信號(hào)相連，所述時(shí)鐘輸出信號(hào)使串行總線從設(shè)備產(chǎn)生控制時(shí)序。3. 如權(quán)利要求1所述的一種基于串行總線的控制系統(tǒng)，其特征在于，所述CHJ接口片選 信號(hào)為輸入信號(hào)，低電平有效，所述讀信號(hào)為輸入信號(hào)，低電平有效，所述寫信號(hào)為輸入信 號(hào)，低電平有效，所述地址信號(hào)為輸入信號(hào)，所述數(shù)據(jù)信號(hào)為輸入輸出信號(hào)，使用所述時(shí)鐘 輸入信號(hào)，串行總線主設(shè)備產(chǎn)生控制時(shí)序。4. 如權(quán)利要求1-3任意一項(xiàng)所述的一種基于串行總線的控制系統(tǒng)，其特征在于，所述串 行總線主設(shè)備產(chǎn)生第一中斷請(qǐng)求信號(hào)，所述串行總線從設(shè)備產(chǎn)生第二中斷請(qǐng)求信號(hào)。5. 如權(quán)利要求1-3任意一項(xiàng)所述的一種基于串行總線的控制系統(tǒng)，其特征在于，所述串 行總線主設(shè)備包括空閑模式、主發(fā)送模式和主接收模式，所述串行總線從設(shè)備包括空閑模 式、從接收模式和從發(fā)送模式。
【專利摘要】本發(fā)明公開(kāi)了一種基于串行總線的控制系統(tǒng)，具體涉及通信控制領(lǐng)域。它解決了現(xiàn)有技術(shù)中CPU對(duì)線路板的控制數(shù)量受限，系統(tǒng)中線路板與底板之間互連信號(hào)的數(shù)量較多，不利于PCB布線、系統(tǒng)可靠性差的不足。該基于串行總線的控制系統(tǒng)，包括多組串行總線電路，每組串行總線電路包括串行總線、串行總線主設(shè)備和串行總線從設(shè)備，串行總線主設(shè)備與串行總線從設(shè)備通過(guò)串行總線互連，串行總線的傳輸信號(hào)包括片選信號(hào)、時(shí)鐘信號(hào)、串行總線數(shù)據(jù)輸入信號(hào)、串行總線數(shù)據(jù)輸出信號(hào)、時(shí)鐘輸出信號(hào)，串行總線主設(shè)備通過(guò)接口信號(hào)連接CPU，接口信號(hào)包括CPU接口片選信號(hào)、讀信號(hào)、寫信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、時(shí)鐘輸入信號(hào)。
【IPC分類】G06F13/42, G06F13/38
【公開(kāi)號(hào)】CN105512070
【申請(qǐng)?zhí)枴緾N201510888530
【發(fā)明人】張則樂(lè), 王安意, 王婉
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第四十一研究所
【公開(kāi)日】2016年4月20日
【申請(qǐng)日】2015年12月2日