一種cpu上電時序控制方法、裝置及系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種CPU上電時序控制方法、裝置及系統(tǒng)，其中，所述方法包括：S0：預(yù)先設(shè)置信號輸出裝置；S1：當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令；S2：利用所述信號輸出裝置根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得CPU不上電；S3：檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改；S4：當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令；S5：利用所述信號輸出裝置根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CPU上電。通過本發(fā)明的技術(shù)方案，可提高服務(wù)器的安全性。
【專利說明】
一種CPU上電時序控制方法、裝置及系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及信息處理技術(shù)領(lǐng)域，特別涉及一種CHJ上電時序控制方法、裝置及系統(tǒng)。
【背景技術(shù)】
[0002]隨著計算機應(yīng)用技術(shù)的不斷發(fā)展，服務(wù)器的安全性也備受人們的關(guān)注。
[0003]目前，為了提高服務(wù)器的安全性，通常需要為服務(wù)器配置專門的BMCXBaseboardManagement Controller，基板管理控制器)來實時監(jiān)控服務(wù)器內(nèi)部分組件在當(dāng)前工作狀態(tài)下的物理特征，比如，風(fēng)扇的轉(zhuǎn)速、CPU(Central Processing Unit，中央處理器)的輸入電壓、工作溫度、基本輸入輸出系統(tǒng)程序是否發(fā)生更改等，以便工作人員根據(jù)監(jiān)控結(jié)果對服務(wù)器進行相應(yīng)的管理。
[0004]可見，在上述技術(shù)方案中，BMC并不能對服務(wù)器內(nèi)各組件的上電時序進行控制，入侵者可能通過篡改服務(wù)器的基本輸入輸出系統(tǒng)程序，控制CPU惡意執(zhí)行相應(yīng)的任務(wù)，威脅服務(wù)器安全。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供了一種CPU上電時序控制方法、裝置及系統(tǒng)，可提高服務(wù)器的安全性。
[0006]第一方面，本發(fā)明提供了一種CPU上電時序控制方法，包括:
[0007]S0:預(yù)先設(shè)置信號輸出裝置；
[0008]SI:當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令；
[0009]S2:利用所述信號輸出裝置根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得(PU不上電；
[0010]S3:檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改；
[0011]S4:當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令；
[0012]S5:利用所述信號輸出裝置根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CHJ上電。
[0013]進一步的，還包括:
[0014]預(yù)先獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值；
[0015]所述檢測外部服務(wù)器的基本輸入輸出系統(tǒng)是否發(fā)生篡改，包括:
[0016]獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序；
[0017]計算所述基本輸入輸出系統(tǒng)程序的第二特征值；
[0018]判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。
[0019]進一步的，
[0020]所述第一控制信號和所述第二控制信號分別為低電平信號和高電平信號。
[0021 ]第二方面，本發(fā)明提供了一種CPU上電時序控制裝置，包括:
[0022]設(shè)置單元，用于設(shè)置信號輸出裝置；
[0023]指令發(fā)送單元，用于當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令;當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令；
[0024]所述信號輸出裝置，用于根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得CHJ不上電；根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CHJ上電。
[0025]檢測單元，用于檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改。
[0026]進一步的，還包括:
[0027]獲取單元，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值；
[0028]所述檢測單元，包括:
[0029]獲取子單元，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序；
[0030]計算子單元，用于計算所述基本輸入輸出系統(tǒng)程序的第二特征值；
[0031]判斷子單元，用于判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。
[0032 ]第三方面，本發(fā)明提供了一種CPU上電時序控制系統(tǒng)，包括:
[0033]如上述第二方面中任一所述的CPU上電時序控制裝置和服務(wù)器；
[0034]其中，所述服務(wù)器，包括:CPU，用于根據(jù)接收到的第一控制信號，控制當(dāng)前CPU不上電;根據(jù)接收到的到第二控制信號，控制當(dāng)前(PU上電。
[0035]進一步的，所述服務(wù)器，還包括:
[0036]存儲單元，用于向所述CPU上電時序控制裝置提供當(dāng)前服務(wù)器的基本輸入輸出系統(tǒng)程序。
[0037]本發(fā)明實施例提供了一種CPU上電時序控制方法、裝置及系統(tǒng)，通過設(shè)置信號輸出裝置，向信號輸出裝置分別發(fā)送不同的指令時，可使信號輸出裝置分別向外部服務(wù)器內(nèi)的CPU輸出不同的控制信號，進而控制CPU的上電情況，相應(yīng)的，在外部服務(wù)器上電后，只有當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序沒有發(fā)生惡意篡改時，CPU才能上電，避免入侵者通過篡改服務(wù)器的基本輸入輸出系統(tǒng)程序之后，控制CPU惡意執(zhí)行相應(yīng)的任務(wù)以威脅服務(wù)器安全，可提高服務(wù)器的安全性。
【附圖說明】
[0038]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0039]圖1是本發(fā)明一實施例提供的一種CPU上電時序控制方法的流程圖；
[0040]圖2是本發(fā)明一實施例提供的一種CPU上電時序控制裝置的結(jié)構(gòu)圖；
[0041]圖3是本發(fā)明一實施例提供的另一種CPU上電時序控制裝置的結(jié)構(gòu)圖；
[0042]圖4是本發(fā)明一實施例提供的一種CPU上電時序控制系統(tǒng)的結(jié)構(gòu)圖；
[0043]圖5是本發(fā)明一實施例提供的另一種CPU上電時序控制方法的流程圖。
【具體實施方式】
[0044]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0045]如圖1所示，本發(fā)明實施例提供了一種CPU上電時序控制方法，該方法可以包括以下步驟:
[0046]S0:預(yù)先設(shè)置信號輸出裝置；
[0047]SI:當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令；
[0048]S2:利用所述信號輸出裝置根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得(PU不上電；
[0049]S3:檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改；
[0050]S4:當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令；
[0051]S5:利用所述信號輸出裝置根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CHJ上電。
[0052]本發(fā)明一實施例中，通過設(shè)置信號輸出裝置，向信號輸出裝置分別發(fā)送不同的指令時，可使信號輸出裝置分別向外部服務(wù)器內(nèi)的CPU輸出不同的控制信號，進而控制CPU的上電情況，相應(yīng)的，在外部服務(wù)器上電后，只有當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序沒有發(fā)生惡意篡改時，CHJ才能上電，避免入侵者通過篡改服務(wù)器的基本輸入輸出系統(tǒng)程序之后，控制CPU惡意執(zhí)行相應(yīng)的任務(wù)以威脅服務(wù)器安全，可提高服務(wù)器的安全性。
[0053]進一步的，為了實現(xiàn)檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改，本發(fā)明一個優(yōu)選實施例中，還包括:預(yù)先獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值；
[0054]所述檢測外部服務(wù)器的基本輸入輸出系統(tǒng)是否發(fā)生篡改，包括:
[0055]獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序；
[0056]計算所述基本輸入輸出系統(tǒng)程序的第二特征值；
[0057]判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。
[0058]本發(fā)明一實施例中，特征值可以是對應(yīng)基本輸入輸出系統(tǒng)程序的任意度量值，只要能夠用于判斷基本輸入輸出系統(tǒng)程序的完整性即可，舉例來說，特征值可以包括哈希值。
[0059]進一步的，本發(fā)明一個優(yōu)選實施例中，所述第一控制信號和所述第二控制信號分別對應(yīng)高電平信號和低電平信號。
[0060]本發(fā)明一實施例中，CPU可以安裝在服務(wù)器的主板上，CPU的core電壓引腳在接收到低電平信號時，CPU無法上電，只有當(dāng)CPU的core電壓弓I腳在接收到高電平信號時，才可使當(dāng)前CPU上電。
[0061]如圖2所示，本發(fā)明實施例提供了一種CPU的上電時序控制裝置20，包括:
[0062]指令發(fā)送單元201，用于當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令；當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令；
[0063]所述信號輸出裝置202，用于根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得CHJ不上電;根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CHJ上電。
[0064]檢測單元203，用于檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改。
[0065]本發(fā)明一實施例中，指令發(fā)送單元和檢測單元可集成在BMC中，而信號輸出裝置可對應(yīng)一個CPLD(Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)，舉例來說，CPLD可以是一張EPM7064SLC44-10芯片，EPM7064SLC44-10芯片的門數(shù)為2500，宏單元為64個，邏輯陣列塊為4個，I/O引腳數(shù)為36個，可對EPM7064SLC44-10芯片編程，使得EPM7064SLC44-10芯片可接收BMC發(fā)送的CPU掉電指令或CPU上電指令，且能夠根據(jù)CPU掉電指令或CPU上電指令分別向服務(wù)器的CPU輸出不同的控制信號，以使得CPU根據(jù)接收到的控制信號控制當(dāng)前CHJ的上電情況。
[0066]進一步的，為了實現(xiàn)檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改，如圖3所示，本發(fā)明一個優(yōu)選實施例中，還包括:
[0067]獲取單元301，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值；
[0068]所述檢測單元203，包括:
[0069]獲取子單元2031，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序；
[0070]計算子單元2032，用于計算所述基本輸入輸出系統(tǒng)程序的第二特征值；
[0071 ]判斷子單元2033，用于判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。
[0072]本發(fā)明一實施例中，服務(wù)器的基本輸入輸出系統(tǒng)程序存儲在相應(yīng)的芯片中，這里，如上述實施例中所述的BMC應(yīng)與存儲基本輸入輸出系統(tǒng)程序的芯片相連，以讀取該芯片中的基本輸入輸出系統(tǒng)程序。
[0073]本發(fā)明一實施例中，BMC分別與用于存儲基本輸入輸出系統(tǒng)程序的芯片和CPLD之間通過I2C總線相連。
[0074]上述裝置內(nèi)的各單元之間的信息交互、執(zhí)行過程等內(nèi)容，由于與本發(fā)明方法實施例基于同一構(gòu)思，具體內(nèi)容可參見本發(fā)明方法實施例中的敘述，此處不再贅述。
[0075]如圖4所不，本發(fā)明實施例提供了一種CPU上電時序控制系統(tǒng)，包括:
[0076]如上述實施例中任一所述的CPU上電時序控制裝置20和服務(wù)器401 ；
[0077]其中，所述服務(wù)器401包括CPU4011，用于根據(jù)接收到的第一控制信號，控制當(dāng)前CPU4011不上電；根據(jù)接收到的到第二控制信號，控制當(dāng)前CPU4011上電。
[0078]本發(fā)明一實施例中，服務(wù)器內(nèi)的CPU根據(jù)接收到的控制信號主動控制當(dāng)前CPU的上電情況，防止入侵者通過惡意篡改服務(wù)器的基本輸入輸出系統(tǒng)程序后，利用CPU惡意執(zhí)行相應(yīng)的任務(wù)，威脅服務(wù)器的安全。
[0079]進一步的，本發(fā)明一個優(yōu)選實施例中，所述服務(wù)器401還包括:
[0080]存儲單元(附圖中未示出)，用于向所述CPU上電時序控制裝置4011提供當(dāng)前服務(wù)器401的基本輸入輸出系統(tǒng)程序。
[0081]如圖5所示，本發(fā)明實施例提供了一種基于上述實施例中所述的CPU上電時序控制系統(tǒng)控制CPU上電情況的方法，以信號輸出裝置為獨立在BMC之外的CPLD、指令輸出裝置和檢測裝置配置在BMC中的情況為例，可以包括如下步驟:
[0082]步驟501，預(yù)先設(shè)置CPLD。
[0083]本發(fā)明一實施例中，CPLD可以包括EPM7064SLC44-10芯片，可對EPM7064SLC44-10芯片編程，使得EPM7064SLC44-10可接收BMC發(fā)送的CPU掉電指令或CPU上電指令，且能夠根據(jù)CI3U掉電指令或CPU上電指令分別向服務(wù)器的CPU輸出不同的控制信號，以使得CPU根據(jù)接收到的控制信號控制當(dāng)前CPU的上電情況。
[0084]步驟502，BMC獲取目標(biāo)服務(wù)器的基本輸入輸出系統(tǒng)程序，并計算基本輸入輸出系統(tǒng)程序第一特征值。
[0085]這里，獲取目標(biāo)服務(wù)器基本輸入輸出系統(tǒng)程序的一個標(biāo)準度量值，具體可以包括基本輸入輸出系統(tǒng)程序的哈希值。
[0086]步驟503，在目標(biāo)服務(wù)器上電后，BMC向CPLD發(fā)送CPU掉電指令。
[0087]步驟504，CPLD根據(jù)接收到的CPU掉電指令向目標(biāo)服務(wù)器中CPU的core電壓引腳輸出低電平信號，使得CHJ不上電。
[0088]本發(fā)明一實施例中，CHJ可以直接安裝在目標(biāo)服務(wù)器的主板上，CPLD可與CPU的cpre電壓引腳相連，當(dāng)CPU的core電壓引腳接收到低電平時，OTJ不能上電，只有當(dāng)CHJ的core電壓引腳接收到高電平時，CPU才可上電。
[0089]步驟505，BMC獲取當(dāng)前目標(biāo)服務(wù)器的基本輸入輸出系統(tǒng)程序，計算基本輸入輸出系統(tǒng)程序的第二特征值。
[0090]這里，即目標(biāo)服務(wù)器上電后，讀取相應(yīng)存儲芯片內(nèi)的基本輸入輸出系統(tǒng)程序，計算讀取到的基本輸入輸出系統(tǒng)程序的第二特征值。
[0091]步驟506，BMC判斷第一特征值和第二特征值是否相同，當(dāng)判斷結(jié)果為是時，執(zhí)行步驟507，否則，結(jié)束當(dāng)前流程。
[0092]本發(fā)明一實施例中，如果第一特征值和第二特征值不相同，則說明基本輸入輸出系統(tǒng)程序可能受到惡意篡改，當(dāng)發(fā)現(xiàn)基本輸入輸出系統(tǒng)程序受到惡意篡改后結(jié)束當(dāng)前流程，不再對CPU上電，即不再啟動CPU，可避免入侵者通過惡意篡改后的基本輸入輸出系統(tǒng)程序控制目標(biāo)服務(wù)器的CPU惡意執(zhí)行相應(yīng)的任務(wù)，威脅目標(biāo)服務(wù)器的安全。
[0093]步驟507，BMC向CPLD發(fā)送CPU上電指令。
[0094]步驟508，CPLD根據(jù)接收到的CPU上電指令向目標(biāo)服務(wù)器中CPU的core電壓引腳輸出高電平信號，使得(PU上電。
[0095]本發(fā)明各個實施例至少具有如下有益效果:
[0096]1、通過設(shè)置信號輸出裝置，向信號輸出裝置分別發(fā)送不同的指令時，可使信號輸出裝置分別向外部服務(wù)器內(nèi)的CHJ輸出不同的控制信號，進而控制CPU的上電情況，相應(yīng)的，在外部服務(wù)器上電后，只有當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序沒有發(fā)生惡意篡改時，CPU才能上電，避免入侵者通過篡改服務(wù)器的基本輸入輸出系統(tǒng)程序之后，控制CPU惡意執(zhí)行相應(yīng)的任務(wù)以威脅服務(wù)器安全，可提高服務(wù)器的安全性。
[0097]2、CPU上電時序控制裝置的指令發(fā)送單元和檢測單元可集成在BMC中，信號輸出裝置可對應(yīng)一個獨立的CPLD，使得用戶可通過BMC和CPLD主動控制服務(wù)器中CPU的上電情況。
[0098]需要說明的是，在本文中，諸如第一和第二之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0099]本領(lǐng)域普通技術(shù)人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟;而前述的存儲介質(zhì)包括:ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)中。
[0100]最后需要說明的是:以上所述僅為本發(fā)明的較佳實施例，僅用于說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種中央處理器CRJ上電時序控制方法，其特征在于，包括: 預(yù)先設(shè)置信號輸出裝置； 還包括: 當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CHJ掉電指令； 利用所述信號輸出裝置根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得CHJ不上電； 檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改； 當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令； 利用所述信號輸出裝置根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得CHJ上電。2.根據(jù)權(quán)利要求1所述的CPU上電時序控制方法，其特征在于，還包括:預(yù)先獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值； 所述檢測外部服務(wù)器的基本輸入輸出系統(tǒng)是否發(fā)生篡改，包括: 獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序； 計算所述基本輸入輸出系統(tǒng)程序的第二特征值； 判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。3.根據(jù)權(quán)利要求1所述的CRJ上電時序控制方法，其特征在于， 所述第一控制信號和所述第二控制信號分別為低電平信號和高電平信號。4.一種中央處理器CRJ上電時序控制裝置，其特征在于，包括: 設(shè)置單元，用于設(shè)置信號輸出裝置； 指令發(fā)送單元，用于當(dāng)外部服務(wù)器接通電源后，向所述信號輸出裝置發(fā)送CPU掉電指令;當(dāng)外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改時，向所述信號輸出裝置發(fā)送CPU上電指令； 所述信號輸出裝置，用于根據(jù)接收到的CPU掉電指令向外部服務(wù)器的CPU發(fā)送第一控制信號，使得CPU不上電；根據(jù)接收到的CPU上電指令向外部服務(wù)器的CPU發(fā)送第二控制信號，使得(PU上電。 檢測單元，用于檢測外部服務(wù)器的基本輸入輸出系統(tǒng)程序是否發(fā)生篡改。5.根據(jù)權(quán)利要求4所述的CRJ上電時序控制裝置，其特征在于，還包括: 獲取單元，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序的第一特征值； 所述檢測單元，包括: 獲取子單元，用于獲取外部服務(wù)器的基本輸入輸出系統(tǒng)程序； 計算子單元，用于計算所述基本輸入輸出系統(tǒng)程序的第二特征值； 判斷子單元，用于判斷所述第一特征值和所述第二特征值是否相同，其中，判斷結(jié)果為是時，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序未發(fā)生篡改，否則，表征外部服務(wù)器的基本輸入輸出系統(tǒng)程序發(fā)生篡改。6.一種中央處理器CRJ上電時序控制系統(tǒng)，其特征在于，包括: 如上述權(quán)利要求4至5中任一所述的CRJ上電時序控制裝置和服務(wù)器； 其中，所述服務(wù)器包括:CPU，用于根據(jù)接收到的第一控制信號，控制當(dāng)前CPU不上電；根據(jù)接收到的到第二控制信號，控制當(dāng)前(PU上電。7.根據(jù)權(quán)利要求6所述的CRJ上電時序控制系統(tǒng)，其特征在于，所述服務(wù)器，還包括: 存儲單元，用于向所述CHJ上電時序控制裝置提供當(dāng)前服務(wù)器的基本輸入輸出系統(tǒng)程序。
【文檔編號】G06F1/06GK105892611SQ201610201913
【公開日】2016年8月24日
【申請日】2016年4月1日
【發(fā)明人】蘇振宇
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司