本發(fā)明涉及發(fā)送裝置以及包含該發(fā)送裝置的收發(fā)系統(tǒng)。

背景技術(shù)：

發(fā)送裝置所采用的源串聯(lián)終端(sst：sourceseriestermination)通過將該發(fā)送裝置側(cè)的輸出驅(qū)動器、終端電阻和信號線串聯(lián)連接而構(gòu)成，能夠高速(例如10gbps以上)發(fā)送大振幅(例如1000mvdpp)的信號。采用了sst的發(fā)送裝置(以下記作“sst發(fā)送裝置”)具有輸出驅(qū)動器，該輸出驅(qū)動器的輸出阻抗是可變的，該輸出驅(qū)動器從分別具有能夠進行電阻值的變更的構(gòu)造的第1輸出電路和第2輸出電路之間的連接點輸出信號。

此外，sst發(fā)送裝置還具有復(fù)制驅(qū)動器。該復(fù)制驅(qū)動器包含作為第1輸出電路的復(fù)制的第1復(fù)制電路和作為第2輸出電路的復(fù)制的第2復(fù)制電路。對于第1復(fù)制電路的電路電阻值，與第1輸出電路的電阻值設(shè)定相互連動地設(shè)定為與該第1輸出電路的電阻值相同的值，能夠輸出與該設(shè)定的電阻值對應(yīng)的第1試驗電壓。此外，對于第2復(fù)制電路的電路電阻值，與第2輸出電路的電阻值設(shè)定相互連動地設(shè)定為與該第2輸出電路的電阻值相同的值，能夠輸出與該設(shè)定的電阻值對應(yīng)的第2試驗電壓。

而且，sst發(fā)送裝置分別調(diào)整第1復(fù)制電路和第2復(fù)制電路各自的電阻值以使第1試驗電壓和第2試驗電壓分別接近目標值或收于目標范圍內(nèi)。分別與該第1復(fù)制電路和第2復(fù)制電路的電阻值設(shè)定連動，還分別調(diào)整第1輸出電路和第2輸出電路的電阻值。由此，將輸出驅(qū)動器的輸出阻抗設(shè)定為目標值或設(shè)定為收于目標范圍內(nèi)(參照專利文獻1、2)。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：歐州專利第1471702號說明書

專利文獻2：日本特開2007－121288號公報

非專利文獻

非特許文獻1：danfroelich、“pciexpress2.0electricalspecificationoverview”、[online]、2006年、pci-sigdecemberpcietechnicalseminar、[平成28年1月8日檢索]、internet<http://kavi.pcisig.com/developers/main/training_materials/get_document？doc_id＝702b61353658afc7f66d880868b6b70f6d11e759>658afc7f66d880868b6b70f6d11e759>

非特許文獻2：鈴木克彥、“pciexpressの規(guī)格動向と測定ソリューション”、[online]、2015年6月24日、[平成28年1月8日檢索]、internet

<http://info.tek.com/rs/584-wph-840/images/f-3_tif2015_pcie.pdf>

技術(shù)實現(xiàn)要素：

發(fā)明要解決的問題

發(fā)明者對現(xiàn)有的sst發(fā)送裝置進行了研究，其結(jié)果，發(fā)現(xiàn)了如下這樣的問題。即，發(fā)現(xiàn)了在想要在使用sst發(fā)送裝置的通信中謀求高速化時，有時半導(dǎo)體基板上所形成的sst發(fā)送裝置的占有面積(裝置占有面積)增大，其結(jié)果，sst發(fā)送裝置的制造成本提高。

本發(fā)明正是為了解決上述問題而完成的，其目的在于提供一種具有用于有效地實現(xiàn)抑制發(fā)送裝置中的伴隨通信速度的高速化的負荷電容的增加和抑制半導(dǎo)體基板上的由于該負荷電容的增加的抑制而引起的裝置占有面積的增加這雙方的構(gòu)造的發(fā)送裝置和包含該發(fā)送裝置的收發(fā)系統(tǒng)。

用于解決問題的手段

本實施方式的發(fā)送裝置是sst發(fā)送裝置，為了解決上述課題，具有輸出驅(qū)動器、復(fù)制驅(qū)動器、基準電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅(qū)動器從輸出端輸出信號，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進行第1電位端和輸出端之間的第1電阻值的變更的構(gòu)造。第2輸出電路設(shè)置于第2電位端和輸出端之間，且具有能夠進行第2電位端和輸出端之間的第2電阻值的變更的構(gòu)造。復(fù)制驅(qū)動器是與輸出驅(qū)動器連動的該輸出驅(qū)動器的復(fù)制，包含：第1復(fù)制電路，其電路電阻值與第1輸出電路相互連動地被設(shè)定為第1電阻值；以及第2復(fù)制電路，其電路電阻值與第2輸出電路相互連動地被設(shè)定為第2電阻值。由此，復(fù)制驅(qū)動器能夠進行與在第1復(fù)制電路中設(shè)定的第1電阻值對應(yīng)的第1試驗電壓的輸出、及與在第2復(fù)制電路中設(shè)定的第2電阻值對應(yīng)的第2試驗電壓的輸出。基準電壓生成部輸出多個基準電壓。第1選擇部和第2選擇部輸出從多個基準電壓選擇出的任意一個，該多個基準電壓從基準電壓生成部輸出。比較部在第1動作期間中，輸出第1比較結(jié)果信號，該第1比較結(jié)果信號表示對從第1選擇部選擇性地輸出的第1試驗電壓和從第2選擇部選擇性地輸出的第1基準電壓的大小進行比較后的結(jié)果。此外，比較部在與第1動作期間不同的第2動作期間中，輸出第2比較結(jié)果信號，該第2比較結(jié)果信號表示對從第1選擇部選擇性地輸出的第2試驗電壓和從第2選擇部選擇性地輸出的第2基準電壓的大小進行比較后的結(jié)果。控制部調(diào)整與第1復(fù)制電路連動的第1輸出電路的第1電阻值和與第2復(fù)制電路連動的第2輸出電路的第2電阻值，所以根據(jù)第1和第2比較結(jié)果信號，分別調(diào)整第1復(fù)制電路的第1電阻值和第2復(fù)制電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結(jié)果信號和第2比較結(jié)果信號，并根據(jù)這些第1和第2比較結(jié)果信號來設(shè)定第1和第2試驗電壓。即，在第1試驗電壓的設(shè)定中，將利用第1比較結(jié)果信號表示的電壓電平的第1試驗電壓設(shè)定為與第1基準電壓對應(yīng)的目標值或目標范圍內(nèi)。另一方面，在第2試驗電壓的設(shè)定中，將利用第2比較結(jié)果信號表示的電壓電平的第2試驗電壓設(shè)定為與第2基準電壓對應(yīng)的目標值或目標范圍內(nèi)。

發(fā)明效果

根據(jù)本實施方式的發(fā)送裝置，能夠?qū)崿F(xiàn)抑制伴隨通信速度的高速化的發(fā)送裝置中的負荷電容的增加和抑制由于該負荷電容的增加的抑制而引起的半導(dǎo)體基板上的裝置占有面積的增加這雙方。

附圖說明

圖1是示出輸出驅(qū)動器10的結(jié)構(gòu)的圖。

圖2是示出復(fù)制驅(qū)動器20的結(jié)構(gòu)的圖。

圖3是示出具有發(fā)送裝置1和接收裝置2的收發(fā)系統(tǒng)1的結(jié)構(gòu)的圖。

圖4是示出輸出驅(qū)動器10的片15的第1結(jié)構(gòu)例的圖。

圖5是示出輸出驅(qū)動器10的片15的第2結(jié)構(gòu)例的圖。

圖6是示出復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例的圖。

圖7是示出輸出驅(qū)動器10的片15的第3結(jié)構(gòu)例的圖。

圖8是示出輸出驅(qū)動器10的片15的第4結(jié)構(gòu)例的圖。

圖9是示出復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例的圖。

具體實施方式

(本發(fā)明實施方式的說明)

首先，分別單獨列舉本發(fā)明的實施方式的內(nèi)容進行說明。

(1)本實施方式的發(fā)送裝置是sst發(fā)送裝置，作為第1方式，具有輸出驅(qū)動器、復(fù)制驅(qū)動器、基準電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅(qū)動器從輸出端輸出信號，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進行第1電位端和輸出端之間的第1電阻值的變更的構(gòu)造。第2輸出電路設(shè)置于第2電位端和輸出端之間，且具有能夠進行第2電位端和輸出端之間的第2電阻值的變更的構(gòu)造。復(fù)制驅(qū)動器是與輸出驅(qū)動器連動且是該輸出驅(qū)動器的復(fù)制，包含：第1復(fù)制電路，其與第1輸出電路相互連動，其電路電阻值被設(shè)定為第1電阻值；以及第2復(fù)制電路，其與第2輸出電路相互連動，其電路電阻值被設(shè)定為第2電阻值。由此，復(fù)制驅(qū)動器能夠進行與在第1復(fù)制電路中設(shè)定的第1電阻值對應(yīng)的第1試驗電壓的輸出、及與在第2復(fù)制電路中設(shè)定的第2電阻值對應(yīng)的第2試驗電壓的輸出?；鶞孰妷荷刹枯敵龆鄠€基準電壓。第1選擇部和第2選擇部輸出從由基準電壓生成部輸出的多個基準電壓中所選擇的任意基準電壓。比較部在第1動作期間中，輸出第1比較結(jié)果信號，該第1比較結(jié)果信號表示對從第1選擇部選擇性地輸出的第1試驗電壓和從第2選擇部選擇性地輸出的第1基準電壓的大小進行比較后的結(jié)果。此外，比較部在與第1動作期間不同的第2動作期間中，輸出第2比較結(jié)果信號，該第2比較結(jié)果信號表示對從第1選擇部選擇性地輸出的第2試驗電壓和從第2選擇部選擇性地輸出的第2基準電壓的大小進行比較后的結(jié)果?？刂撇繛榱苏{(diào)整與第1復(fù)制電路連動的第1輸出電路的第1電阻值和與第2復(fù)制電路連動的第2輸出電路的第2電阻值，根據(jù)第1和第2比較結(jié)果信號，分別調(diào)整第1復(fù)制電路的第1電阻值和第2復(fù)制電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結(jié)果信號和第2比較結(jié)果信號，并根據(jù)這些第1和第2比較結(jié)果信號來設(shè)定第1和第2試驗電壓。即，在第1試驗電壓的設(shè)定中，將利用第1比較結(jié)果信號表示的電壓電平的第1試驗電壓設(shè)定為與第1基準電壓對應(yīng)的目標值或目標范圍內(nèi)。另一方面，在第2試驗電壓的設(shè)定中，將利用第2比較結(jié)果信號表示的電壓電平的第2試驗電壓設(shè)定為與第2基準電壓對應(yīng)的目標值或目標范圍內(nèi)。

(2)作為可應(yīng)用于上述第1方式的第2方式，可以是，復(fù)制驅(qū)動器包含設(shè)置于第1復(fù)制電路和第2復(fù)制電路之間的基準電阻器。在該情況下，復(fù)制驅(qū)動器從第1復(fù)制電路和基準電阻器的連接點輸出第1試驗電壓，并且從第2復(fù)制電路和基準電阻器的連接點輸出第2試驗電壓。

(3)此外，本實施方式的收發(fā)系統(tǒng)作為其一個方式，具有上述第1和第2方式中的至少任意一個方式的發(fā)送裝置；以及接收裝置，其接收從該發(fā)送裝置輸出的信號。

以上，該[本發(fā)明實施方式的說明]的欄中所列舉的各方式能夠分別應(yīng)用于剩余的全部方式、或這些剩余方式的全部組合。

[本發(fā)明的實施方式的詳細情況]

以下，參照附圖詳細說明本實施方式的發(fā)送裝置和收發(fā)系統(tǒng)的具體構(gòu)造。另外，本發(fā)明不限定于這些例示，而通過權(quán)利要求來表示，是指包含與權(quán)利要求同等的意思和范圍內(nèi)的所有變更。此外，在附圖的說明中，對相同的要素標記相同的標號，并省略重復(fù)的說明。

首先，對本發(fā)明的發(fā)明人研究出本發(fā)明的原委進行說明，然后對實施方式的發(fā)送裝置的結(jié)構(gòu)進行說明。

圖1是示出輸出驅(qū)動器10的結(jié)構(gòu)的圖。sst發(fā)送裝置的輸出驅(qū)動器10將包含第1單位電路13和第2單位電路14的結(jié)構(gòu)作為1個單位(片15)，將多個片15相互并列連接。分別在多個片15中，在第1電位端(電源電位端vdd)和輸出端16之間設(shè)置第1單位電路13，在第2電位端(接地電位端vss)和輸出端16之間設(shè)置第2單位電路14。第1單位電路13和第2單位電路14有時共用一部分的電路。輸出驅(qū)動器10能夠從輸出端16輸出信號。

第1輸出電路11包含多個片15各自的第1單位電路13，設(shè)置于電源電位端vdd和輸出端16之間。該第1輸出電路11的電路電阻值(電源電位端vdd和輸出端16之間的第1電阻值)是可變的，利用多個第1單位電路13中的被驅(qū)動的第1單位電路13的數(shù)量進行調(diào)整。此外，第2輸出電路12包含多個片15各自的第2單位電路14，設(shè)置于接地電位端vss和輸出端16之間。第2輸出電路12的電路電阻值(接地電位端vss和輸出端16之間的第2電阻值)是可變的，利用多個第2單位電路14中的被驅(qū)動的第2單位電路14的數(shù)量進行調(diào)整。即，能夠通過調(diào)整多個片15中的被驅(qū)動的片15的數(shù)量，來調(diào)整輸出驅(qū)動器10的輸出阻抗。

圖2是示出復(fù)制驅(qū)動器20的結(jié)構(gòu)的圖。復(fù)制驅(qū)動器20用于校正輸出驅(qū)動器10的輸出阻抗。復(fù)制驅(qū)動器20將包含第1單位電路23和第2單位電路24的結(jié)構(gòu)作為1個單位(片25)，將多個片25相互并列連接。復(fù)制驅(qū)動器20的第1單位電路23是輸出驅(qū)動器10的第1單位電路13的復(fù)制。復(fù)制驅(qū)動器20的第2單位電路24是輸出驅(qū)動器10的第2單位電路14的復(fù)制。

復(fù)制驅(qū)動器20的第1復(fù)制電路21是輸出驅(qū)動器10的第1輸出電路11的復(fù)制。即，第1復(fù)制電路21包含多個片25各自的第1單位電路23，其電路電阻值與第1輸出電路11相互連動地被設(shè)定為與該第1輸出電路相同的值。因此，第1復(fù)制電路21的電阻值是可變的，利用多個第1單位電路23中的被驅(qū)動的第1單位電路23的數(shù)量進行調(diào)整。

復(fù)制驅(qū)動器20的第2復(fù)制電路22是輸出驅(qū)動器10的第2輸出電路12的復(fù)制。即，第2復(fù)制電路22包含多個片25各自的第2單位電路24，其電路電阻值與第2輸出電路12相互連動地被設(shè)定為與該第2輸出電路相同的值。因此，第2復(fù)制電路22的電阻值是可變的，利用多個第2單位電路24中的被驅(qū)動的第2單位電路24的數(shù)量進行調(diào)整。

在第1復(fù)制電路21和第2復(fù)制電路22之間設(shè)置有基準電阻器26。設(shè)第1復(fù)制電路21和基準電阻器26的連接點的電壓為第1試驗電壓v21、第2復(fù)制電路22和基準電阻器26的連接點的電壓為第2試驗電壓v22。這些第1試驗電壓v21和第2試驗電壓v22是分別與第1復(fù)制電路21和第2復(fù)制電路22的電阻值對應(yīng)的值，且是與多個片25中的被驅(qū)動的片25的數(shù)量對應(yīng)的值。

因此，sst發(fā)送裝置中，調(diào)整復(fù)制驅(qū)動器20的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值以使得第1試驗電壓v21和第2試驗電壓v22分別接近目標值或收于目標范圍內(nèi)。而且，與這樣的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值調(diào)整動作連動，同樣還調(diào)整了輸出驅(qū)動器10的第1輸出電路11和第2輸出電路12各自的電阻值。由此，輸出驅(qū)動器10的輸出阻抗能夠設(shè)定為目標值或設(shè)置為目標范圍內(nèi)。

上述專利文獻1、2所公開的現(xiàn)有的sst發(fā)送裝置具有：第1比較部，其比較第1試驗電壓v21和第1基準電壓的大小；以及第2比較部，其比較第2試驗電壓v22和第2基準電壓的大小，以分別將從復(fù)制驅(qū)動器20輸出的第1試驗電壓v21和第2試驗電壓v22設(shè)定為目標值或設(shè)定為目標范圍內(nèi)。即，現(xiàn)有的sst發(fā)送裝置具有2個比較部。

但是，在使sst發(fā)送裝置與pciexpress(注冊商標)的gen3以上對應(yīng)的情況下，輸出驅(qū)動器需要實現(xiàn)大約40種的ffe(feedforwardequalizer：前饋均衡器)強度。ffe強度表示用于施加預(yù)失真的輸出電壓的強度，通過組合預(yù)加重(pre-emphasis)或去加重(de-emphasis)和前沖(preshoot)來實現(xiàn)，該預(yù)失真用于預(yù)先補償與輸出驅(qū)動器的輸出端連接的傳輸路徑的失真(參照非專利文獻1、2)。

因此，與pciexpress的gen3以上對應(yīng)的輸出驅(qū)動器構(gòu)成為產(chǎn)生多個種類的輸出電壓，并且將輸出阻抗調(diào)整為目標值或目標范圍內(nèi)，所以存在片數(shù)增加的傾向。

另一方面，為了與pciexpress的下一代的gen4對應(yīng)，輸出驅(qū)動器需要以如16gbps的高速進行動作(參照非專利文獻2)，所以該sst發(fā)送裝置中的負荷電容伴隨輸出驅(qū)動器的高速動作而容易增加。因此，為了抑制伴隨通信速度的高速化的負荷電容的增加，期望抑制輸出驅(qū)動器和復(fù)制驅(qū)動器各自的片數(shù)量的增加。

當(dāng)減少片數(shù)時，在半導(dǎo)體基板上形成sst發(fā)送裝置時，輸出驅(qū)動器和復(fù)制驅(qū)動器各自的占有面積變小，所以可期待sst發(fā)送裝置的制造成本下降。但是根據(jù)發(fā)明者的研究，半導(dǎo)體基板上的發(fā)送裝置整體的占有面積增加，其結(jié)果可知，sst發(fā)送裝置的制造成本提高。對于這一點，在下面進行進一步說明。

在輸出驅(qū)動器和復(fù)制驅(qū)動器各自的片數(shù)量較少時，不得不使得輸出驅(qū)動器的可設(shè)定的輸出阻抗的分辨率變粗。此外，也不得不使得從復(fù)制驅(qū)動器輸出的試驗電壓的分辨率變粗。在這樣的情況下，在利用比較部比較從復(fù)制驅(qū)動器輸出的試驗電壓和基準電壓的大小時，在基準電壓僅為1個時，有時無法判斷試驗電壓是否比基準電壓大，輸出驅(qū)動器的輸出阻抗不滿足要求規(guī)格。

與此相對，在基準電壓為2個時，能夠利用比較部判斷試驗電壓是否位于2個基準電壓之間，所以在此點上是優(yōu)選的。但是，由于從復(fù)制驅(qū)動器輸出的試驗電壓的分辨率粗，所以需要增大2個基準電壓之間的差。于是，輸出驅(qū)動器的輸出阻抗的要求規(guī)格的上限值和下限值與2個基準電壓之間的裕量變小，所以要求比較部是高精度的(即，偏差小，分辨率高)。

在半導(dǎo)體基板上形成這樣的高精度的比較部時的必要面積大。例如，在與專利文獻1所公開的假定了3gbps左右的發(fā)送速率的sst發(fā)送裝置比較時，在按照16gbps的發(fā)送速率進行動作的sst發(fā)送裝置中，不得不使得比較部的必要面積飛躍性地增大。在發(fā)明者的實際設(shè)計例中，有時比較部的面積比復(fù)制驅(qū)動器的面積大。

如上所述，在想要謀求通信速度的高速化以與pciexpress的gen4等對應(yīng)時，為了抑制sst發(fā)送裝置中的負荷電容的增加，期望抑制輸出驅(qū)動器和復(fù)制驅(qū)動器各自的片數(shù)的增加。關(guān)于此點，在半導(dǎo)體基板上形成發(fā)送裝置時，在輸出驅(qū)動器和復(fù)制驅(qū)動器各自的必要面積變小的方面是優(yōu)選的。但是，不得不使得輸出驅(qū)動器的可設(shè)定的輸出阻抗的分辨率變粗，此外，也不得不使得從復(fù)制驅(qū)動器輸出的試驗電壓的分辨率變粗，所以要求比較部是高精度的，比較部的必要面積增加。因此，在半導(dǎo)體基板上形成具有這些輸出驅(qū)動器、復(fù)制驅(qū)動器和比較部等的發(fā)送裝置時，有時整體的必要面積增加，成本提高。半導(dǎo)體制造工藝的微細化越進步，這樣的問題變得越顯著。

本實施方式正是根據(jù)如以上所述的發(fā)明者的研究而完成的。圖3是示出具有發(fā)送裝置1和接收裝置2的收發(fā)系統(tǒng)(本實施方式的收發(fā)系統(tǒng)的一例)100的結(jié)構(gòu)的圖。本實施方式的發(fā)送裝置1具有輸出驅(qū)動器10、復(fù)制驅(qū)動器20、基準電壓生成部30、第1選擇部40、第2選擇部50、比較部60和控制部70。

輸出驅(qū)動器10具有圖1所示的結(jié)構(gòu)，從輸出端16輸出應(yīng)送出到接收裝置2的信號tx_data(經(jīng)由信號輸入端子160而取入到輸出驅(qū)動器10的信號)。復(fù)制驅(qū)動器20具有圖2所示的結(jié)構(gòu)，用于與基準電阻器26一起校正輸出驅(qū)動器10的輸出阻抗。

基準電壓生成部30輸出多個基準電壓。基準電壓生成部30可以包含在電源電位端vdd和接地電位端vss之間串聯(lián)設(shè)置的多個電阻器。在該情況下，基準電壓生成部30能夠輸出被這些多個電阻器電阻分割而生成的多個基準電壓。

第1選擇部40將從第1試驗電壓v21和第2試驗電壓v22選擇出的一方輸出到比較部60，該第1試驗電壓v21和第2試驗電壓v22從復(fù)制驅(qū)動器20輸出。第2選擇部50將從多個基準電壓選擇出的任意的基準電壓輸出到比較部60，該多個基準電壓從基準電壓生成部30輸出。

比較部60比較從第1選擇部40選擇性輸出的第1試驗電壓v21和從第2選擇部50選擇性輸出的第1基準電壓v31的大小，輸出表示該比較結(jié)果的第1選擇結(jié)果信號。此外，比較部60比較從第1選擇部40選擇性輸出的第2試驗電壓v22和從第2選擇部50選擇性輸出的第2基準電壓v32的大小，輸出表示該比較結(jié)果的第2選擇結(jié)果信號。

比較部60僅設(shè)置有1個。比較部60按照時分方式進行第1試驗電壓v21和第1基準電壓v31的大小比較、及第2試驗電壓v22和第2基準電壓v32的大小比較。即，在比較部60的第1動作期間中進行第1試驗電壓v21和第1基準電壓v31的大小比較，在比較部60的第2動作期間(與第1動作期間在時間上不同的期間)中進行第2試驗電壓v22和第2基準電壓v32的大小比較。另外，與第1試驗電壓v21進行比較的第1基準電壓v31可以是1個值，但也可以是2個值。與第2試驗電壓v22進行比較的第2基準電壓v32也可以是1個值，但也可以是2個值。在與各試驗電壓進行比較的基準電壓是2個時，能夠利用比較部判斷試驗電壓是否位于這2個基準電壓之間，因此是優(yōu)選的。

控制部70分別控制第1選擇部40、第2選擇部50和比較部60的動作。此外，控制部70通過根據(jù)從比較部60輸出的第1比較結(jié)果信號和第2比較結(jié)果信號來調(diào)整復(fù)制驅(qū)動器20的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值，調(diào)整在電阻值設(shè)定中分別與第1和第1復(fù)制電路21、22連動的輸出驅(qū)動器10中的第1和第2輸出電路11、12各自的電阻值。具體而言，控制部70將利用第1比較結(jié)果信號表示的電壓電平的第1試驗電壓v21設(shè)定為與第1基準電壓v31對應(yīng)的目標值或目標范圍內(nèi)。此外，控制部70將利用第2比較結(jié)果信號表示的電壓電平的第2試驗電壓v22設(shè)定為與第2基準電壓v32對應(yīng)的目標值或目標范圍內(nèi)。這樣，通過調(diào)整輸出驅(qū)動器10的第1輸出電路11和第2輸出電路12各自的電阻值，能夠?qū)⑤敵鲵?qū)動器10的輸出阻抗設(shè)定為目標值或目標范圍內(nèi)。

接著，分別對輸出驅(qū)動器10的片15和復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例進行說明。另外，輸出驅(qū)動器10和復(fù)制驅(qū)動器20各自的結(jié)構(gòu)不限于以下說明的結(jié)構(gòu)，還可以是其他方式。

圖4是示出輸出驅(qū)動器10的片15的第1結(jié)構(gòu)例的圖。圖5是示出輸出驅(qū)動器10的片15的第2結(jié)構(gòu)例的圖。圖6是示出復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例的圖。圖6所示的復(fù)制驅(qū)動器20的片25是輸出驅(qū)動器10的片15的第1結(jié)構(gòu)例和第2結(jié)構(gòu)例的復(fù)制。

在圖4所示的輸出驅(qū)動器10的片15的第1結(jié)構(gòu)例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯(lián)設(shè)置有開關(guān)85、pmos晶體管83和電阻器(構(gòu)成電路電阻的一部分)81。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯(lián)設(shè)置有開關(guān)86、nmos晶體管84和電阻器(構(gòu)成電路電阻的一部分)82。

在圖5所示的輸出驅(qū)動器10的片15的第2結(jié)構(gòu)例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯(lián)設(shè)置有開關(guān)85、pmos晶體管83和電阻器80。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯(lián)設(shè)置有開關(guān)86、nmos晶體管84和電阻器80。即，在第1結(jié)構(gòu)例中，第1單位電路13和第2單位電路14分別單獨包含電阻器81、82，而在第2結(jié)構(gòu)例中，第1單位電路13和第2單位電路14共用電阻器80，作為電路電阻的一部分。

在第1結(jié)構(gòu)例和第2結(jié)構(gòu)例的雙方中，開關(guān)85根據(jù)從控制部70施加到每個片的控制信號ctl1的電平，而設(shè)定開閉狀態(tài)。開關(guān)86根據(jù)從控制部70施加到每個片的控制信號ctl2的電平，而設(shè)定開閉狀態(tài)。開關(guān)85、86能夠由單一的mos晶體管構(gòu)成，并還能夠由傳輸門(transfergate)構(gòu)成。將應(yīng)該經(jīng)由信號輸入端子160送出到接收裝置2的信號tx_data輸入到pmos晶體管83和nmos晶體管84各自的柵極。

輸出驅(qū)動器10所包含的多個片15中的、利用從控制部70施加的控制信號ctl1、ctl2而將開關(guān)85、86截止的片15能夠輸出信號tx_data。另一方面，開關(guān)85、86導(dǎo)通的片15無法輸出信號tx_data，所以第1單位電路13和第2單位電路14的連接點成為高阻抗狀態(tài)。這樣，能夠利用施加到輸出驅(qū)動器10所包含的多個片15各自的開關(guān)85、86的控制信號ctl1、ctl2的電平，調(diào)整多個片15中的被驅(qū)動的片15的數(shù)量，并調(diào)整輸出驅(qū)動器10的輸出阻抗。

在圖6所示的復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例中，設(shè)置有作為第1單位電路13的復(fù)制的第1單位電路23和作為第2單位電路14的復(fù)制的第2單位電路24。開關(guān)85根據(jù)從控制部70施加到每個片的控制信號ctl1的電平，而設(shè)定開閉狀態(tài)。開關(guān)86根據(jù)從控制部70施加到每個片的控制信號ctl2的電平，而設(shè)定開閉狀態(tài)。將pmos晶體管83和nmos晶體管84雙方設(shè)為導(dǎo)通狀態(tài)。在第1單位電路23和第2單位電路24之間設(shè)置有基準電阻器26。

在復(fù)制驅(qū)動器20所包含的多個片25中的、利用從控制部70施加的控制信號ctl1、ctl2而將開關(guān)85、86關(guān)閉的片25中，電流從電源電位端vdd經(jīng)過基準電阻器26，流向接地電位端vss。另一方面，開關(guān)85，86打開的片25中電流未流過，所以第1單位電路23和第2單位電路24的連接點成為高阻抗狀態(tài)。這樣，利用施加到復(fù)制驅(qū)動器20所包含的多個片25各自的開關(guān)85、86的控制信號ctl1、ctl2的電平，調(diào)整多個片25中的被驅(qū)動的片25的數(shù)量，第1試驗電壓v21和第2試驗電壓v22發(fā)生變化。此外，這樣，通過從控制部70分別向輸出驅(qū)動器10和復(fù)制驅(qū)動器20供給控制信號ctl1、ctl2，第1輸出電路11和第1復(fù)制電路21在電阻值設(shè)定中連動，并且第2輸出電路12和第2復(fù)制電路22在電阻值設(shè)定中連動。

圖7是示出輸出驅(qū)動器10的片15的第3結(jié)構(gòu)例的圖。圖8是示出輸出驅(qū)動器10的片15的第4結(jié)構(gòu)例的圖。圖9是示出復(fù)制驅(qū)動器20的片25的結(jié)構(gòu)例的圖。圖9所示的復(fù)制驅(qū)動器20的片25是輸出驅(qū)動器10的片15的第3結(jié)構(gòu)例和第4結(jié)構(gòu)例的復(fù)制。

在上述的圖4～圖6的結(jié)構(gòu)例中，設(shè)定了是否根據(jù)基于控制信號ctl1、ctl2的電平的開關(guān)85、86的開閉狀態(tài)，驅(qū)動各片15、25。與此相對，在圖7～圖9的結(jié)構(gòu)例中，設(shè)定了是否根據(jù)基于控制信號ctl1、ctl2的電平的柵極電路87、88的輸出電平，驅(qū)動各片15、25。

在圖7或圖8所示的輸出驅(qū)動器10的片15中，第1柵極電路87利用控制信號ctl1的電平，使對pmos晶體管83的柵極施加的信號成為發(fā)送信號tx_data(經(jīng)由信號輸入端子160而施加的信號)和高電平中的任意一方。第2柵極電路88利用控制信號ctl2的電平，使對nmos晶體管84的柵極施加的信號成為發(fā)送信號tx_data和低電平中的任意一方。

輸出驅(qū)動器10所包含的多個片15中的、根據(jù)從控制部70施加的控制信號ctl1、ctl2而向pmos晶體管83和nmos晶體管84各自的柵極輸入信號tx_data的片15能夠輸出信號tx_data。另一方面，向pmos晶體管83的柵極施加高電平、且向nmos晶體管84的柵極施加低電平的片15無法輸出信號tx_data，所以第1單位電路13和第2單位電路14的連接點成為高阻抗狀態(tài)。這樣，能夠利用施加到在輸出驅(qū)動器10中包含的多個片15各自的第1柵極電路87和第2柵極電路88的控制信號ctl1、ctl2的電平，調(diào)整多個片15中的被驅(qū)動的片15的數(shù)量，調(diào)整輸出驅(qū)動器10的輸出阻抗。

在圖9所示的復(fù)制驅(qū)動器20的片25中，第1柵極電路87能夠利用控制信號ctl1的電平，使對pmos晶體管83的柵極施加的信號成為低電平和高電平中的任意一個。第2柵極電路88能夠利用控制信號ctl2的電平，使對nmos晶體管84的柵極施加的信號成為高電平和低電平中的任意一個。

復(fù)制驅(qū)動器20所包含的多個片25中的、根據(jù)從控制部70施加的控制信號ctl1、ctl2而向pmos晶體管83的柵極施加低電平且向nmos晶體管84的柵極施加高電平的片25中，電流從電源電位端vdd經(jīng)過基準電阻器26，流向接地電位端vss。另一方面，在向pmos晶體管83的柵極施加高電平且向nmos晶體管84的柵極施加低電平的片25中，電流不流過，第1單位電路23和第2單位電路24的連接點成為高阻抗狀態(tài)。這樣，利用施加到復(fù)制驅(qū)動器20所包含的多個片25各自的第1柵極電路87和第2柵極電路88的控制信號ctl1、ctl2的電平，調(diào)整多個片25中的被驅(qū)動的片25的數(shù)量，第1試驗電壓v21和第2試驗電壓v22發(fā)生變化。

在現(xiàn)有例中存在如下問題：在想要在使用sst發(fā)送裝置的通信中謀求速度的高速化時，如果減少輸出驅(qū)動器和復(fù)制驅(qū)動器各自的片數(shù)以抑制sst發(fā)送裝置中的負荷電容的增加，則比較部的面積增加，作為sst發(fā)送裝置整體，半導(dǎo)體基板上的裝置占有面積也增加。與此相對，根據(jù)本實施方式，由于僅設(shè)置1個比較部即可，所以能夠減小半導(dǎo)體基板上的裝置占有面積，并能夠減少裝置的制造成本和功耗。

標號說明

1：發(fā)送裝置；2：接收裝置；10：輸出驅(qū)動器；11：第1輸出電路；12：第2輸出電路；13：第1單位電路；14：第2單位電路；15：片；16：輸出端；20：復(fù)制驅(qū)動器；21：第1復(fù)制電路；22：第2復(fù)制電路；23：第1單位電路；24：第2單位電路；25：片；26：基準電阻器；30：基準電壓生成部；40：第1選擇部；50：第2選擇部；60：比較部；70：控制部；80～82：電阻器；83：pmos晶體管；84：nmos晶體管；85，86：開關(guān)；87：第1柵極電路；88：第2柵極電路；100：收發(fā)系統(tǒng)；160：信號輸入端子。