一種帶ps2總線接口的條碼解碼芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型適用于條碼識(shí)別領(lǐng)域，特別是涉及一種帶PS2鍵盤(pán)接口的條碼解碼芯片。
【背景技術(shù)】
[0002]條碼技術(shù)是在計(jì)算機(jī)技術(shù)與信息技術(shù)基礎(chǔ)上發(fā)展起來(lái)的一門(mén)集編碼、印刷、識(shí)別、數(shù)據(jù)采集和處理于一身的新興技術(shù)。條碼技術(shù)由于其識(shí)別快速、準(zhǔn)確、可靠以及成本低等優(yōu)點(diǎn)，被廣泛應(yīng)用于商業(yè)、圖書(shū)管理、倉(cāng)儲(chǔ)、郵電、交通和工業(yè)控制等領(lǐng)域，并且勢(shì)必在逐漸興起的“物聯(lián)網(wǎng)”應(yīng)用中發(fā)揮重大的作用。
[0003]目前被廣泛使用的條碼包括一維條碼及二維條碼。一維條碼又稱線形條碼，是由平行排列的多個(gè)“條”和“空”單元組成，條形碼信息靠條和空的不同寬度和位置來(lái)表達(dá)。一維條碼只是在一個(gè)方向(一般是水平方向)表達(dá)信息，而在垂直方向則不表達(dá)任何信息，因此信息容量及空間利用率較低，并且在條碼損壞后即無(wú)法識(shí)別。二維條碼是由按一定規(guī)律在二維方向上分布的黑白相間的特定幾何圖形組成，其可以在二維方向上表達(dá)信息，因此信息容量及空間利用率較高，并具有一定的校驗(yàn)功能。二維條碼可以分為堆疊式二維條碼和矩陣式二維條碼。堆疊式二維條碼是由多行短截的一維條碼堆疊而成，代表性的堆疊式二維條碼包括roF417、Code 49,Code 16K等。矩陣式二維條碼是由按預(yù)定規(guī)則分布于矩陣中的黑、白模塊組成，代表性的矩陣式二維條碼包括Codeone、Aztec、Data Matrix、OR碼、漢信碼等。
[0004]現(xiàn)有的條碼解碼處理一般是利用軟件解碼的方式實(shí)現(xiàn)，需要在處理器中寫(xiě)入實(shí)現(xiàn)解碼算法的一系列軟件程序，軟件程序容易被反向工程所破解；由于單個(gè)處理器同一時(shí)間只能同時(shí)針對(duì)一種特定類型的條碼格式進(jìn)行解碼處理，因此解碼速度較慢，不能同時(shí)處理多種格式類型的條碼；再者，由于實(shí)現(xiàn)條碼解碼的軟件算法較為復(fù)雜，因此所采用的處理器一般而言為高端的處理器(如32位處理器)，由于高端的處理器價(jià)格較為昂貴，因此造成成本升高。或者需要增加處理器來(lái)進(jìn)行PS2總線的模擬實(shí)現(xiàn)，這樣就需要在條碼解碼設(shè)備電路中增加處理器以及處理器外圍的必要模塊:RAM、FLASH、接口電路等；這樣極大的提高了開(kāi)發(fā)的難度，導(dǎo)致解碼設(shè)備電路板布局布線困難，導(dǎo)致電路板的面積無(wú)法小型化；導(dǎo)致抗電磁干擾能力差，導(dǎo)致生產(chǎn)裝配復(fù)雜、維修難度大；并且大大增加了產(chǎn)品的成本。

【發(fā)明內(nèi)容】

[0005]本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種帶PS2總線接口的條碼解碼芯片，能在同一塊芯片上實(shí)現(xiàn)條碼解碼功能和PS2總線接口功能，所述PS2總線接口模塊無(wú)需掛CPU就能實(shí)現(xiàn)與外部設(shè)備的連接，使電路板的面積小型化，提升抗電磁干擾能力，減低維護(hù)難度及產(chǎn)品成本。
[0006]為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供的一種帶PS2總線接口的條碼解碼芯片，包括:
[0007]曝光控制模塊，用于控制光學(xué)圖像傳感器的工作狀態(tài)；
[0008]圖像存儲(chǔ)單元，用于存儲(chǔ)所述圖像傳感器送來(lái)的條碼圖像數(shù)據(jù)；
[0009]寄存器存儲(chǔ)單元，包括控制寄存器和狀態(tài)寄存器，所述控制寄存器用于暫存命令，所述狀態(tài)寄存器用于暫存各模塊處理的結(jié)果和信息；
[0010]解碼模塊，用于對(duì)所述圖像存儲(chǔ)單元中的條碼圖像數(shù)據(jù)進(jìn)行并行解碼；
[0011]PS2總線接口模塊，包括PS2鍵盤(pán)功能模塊及至少一個(gè)主PS2接口模塊，用于與上位機(jī)進(jìn)行通信；
[0012]主控制器模塊，與所示控制解碼模塊、圖像存儲(chǔ)單元、曝光控制模塊、寄存器存儲(chǔ)單元及PS2總線接口模塊電連接，用于所述控制解碼模塊、圖像存儲(chǔ)單元、曝光控制模塊、寄存器存儲(chǔ)單元及PS2總線接口模塊的工作狀態(tài)及處理流程。
[0013]優(yōu)選的，還包括設(shè)置碼處理模塊，所述設(shè)置碼處理模塊與所述寄存器存儲(chǔ)單元及所述主控制器模塊分別電連接，用于使用設(shè)置條碼對(duì)寄存器存儲(chǔ)單元進(jìn)行讀寫(xiě)控制，并實(shí)現(xiàn)將寄存器存儲(chǔ)單元中的信息回寫(xiě)到外掛的配置保存單元中。
[0014]優(yōu)選的，所述解碼模塊包括TOF417條碼解碼模塊、DM條碼解碼模塊、QR條碼解碼模塊、漢信條碼解碼模塊、一維條碼解碼模塊及RSS條碼解碼模塊。
[0015]優(yōu)選的，所述TOF417條碼解碼模塊、DM條碼解碼模塊、QR條碼解碼模塊、漢信條碼解碼模塊、一維條碼解碼模塊及RSS條碼解碼模塊為并行解碼。
[0016]優(yōu)選的，所述PS2總線接口模塊還包括一個(gè)從PS2接口模塊，用于外接鍵盤(pán)，用于接收鍵盤(pán)數(shù)據(jù)和轉(zhuǎn)發(fā)上位機(jī)命令。
[0017]優(yōu)選的，還包括觸發(fā)按鍵，所述觸發(fā)案件與主控制器模塊電連接，用于開(kāi)啟所述曝光控制模塊。
[0018]優(yōu)選的，所述PS2總線接口模塊通過(guò)PS2總線與外部設(shè)備進(jìn)行通信。
[0019]優(yōu)選的，所述PS2總線由數(shù)據(jù)線和時(shí)鐘線組成。
[0020]優(yōu)選的，所述外部設(shè)備為臺(tái)式計(jì)算機(jī)、掌上電腦、服務(wù)器、嵌入式系統(tǒng)或手機(jī)。
[0021]本實(shí)用新型一種帶PS2總線接口的條碼解碼芯片，能在同一塊芯片上實(shí)現(xiàn)條碼解碼功能和PS2總線接口功能，所述PS2總線接口模塊無(wú)需掛CPU就能實(shí)現(xiàn)與外部設(shè)備的連接，使電路板的面積小型化，提升抗電磁干擾能力，減低維護(hù)難度及產(chǎn)品成本。
【附圖說(shuō)明】
[0022]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明:
[0023]圖1是本實(shí)用新型帶PS2總線接口的條碼解碼裝置結(jié)構(gòu)示意圖；
[0024]圖2-圖3是本實(shí)用新型帶PS2總線接口的條碼解碼裝置第一實(shí)施例結(jié)構(gòu)示意圖；
[0025]圖4是本實(shí)用新型帶PS2總線接口的條碼解碼裝置第二實(shí)施例結(jié)構(gòu)示意圖；
[0026]圖5是本實(shí)用新型帶PS2總線接口的條碼解碼裝置第三實(shí)施例結(jié)構(gòu)示意圖。
[0027]主要附圖比較說(shuō)明:
[0028]解碼芯片100配置保存單元200
[0029]圖像傳感器300主控制器模塊101
[0030]解碼模塊102圖像存儲(chǔ)單元103
[0031]曝光控制模塊104寄存器存儲(chǔ)單元105
[0032]設(shè)置碼處理模塊106PS2總線接口模塊107
[0033]PS2鍵盤(pán)功能模塊1071主PS2接口模塊1072
[0034]解碼芯片120配置保存單元220
[0035]圖像傳感器320主控制器模塊121
[0036]解碼模塊122圖像存儲(chǔ)單元123
[0037]曝光控制模塊124寄存器存儲(chǔ)單元125
[0038]設(shè)置碼處理模塊126PS2總線接口模塊127
[0039]PS2鍵盤(pán)功能模塊1271主PS2接口模塊1272
[0040]從PS2 接口模塊 1273
[0041]解碼芯片130配置保存單元230
[0042]圖像傳感器330主控制器模塊131
[0043]解碼模塊132圖像存儲(chǔ)單元133
[0044]曝光控制模塊134寄存器存儲(chǔ)單元135
[0045]設(shè)置碼處理模塊136PS2總線接口模塊137
[0046]PS2鍵盤(pán)功能模塊1371主PS2接口模塊1372
[0047]從PS2接口模塊1373觸發(fā)按鍵138
【具體實(shí)施方式】
[0048]為對(duì)本實(shí)用新型的目的、特征及功效能夠有更進(jìn)一步的說(shuō)明，以下配合附圖詳述如后。
[0049]如圖1-3所示，為本實(shí)用新型帶PS2總線接口的條碼解碼裝置，包括解碼芯片100、配置保存單元200及光學(xué)圖像傳感器300，所述配置保存單元200及光學(xué)圖像傳感器300分別與解碼芯片10