著測點I開始爬升，當測點3處的電壓爬升到能夠?qū)ǖ诙?MOS場效應(yīng)管131的第二寄生二極管時(即測點3處的電壓爬升到M時)，第二寄生二極管導通，測點5的電壓跟隨測點3開始爬升，當測點5的電壓爬升到能夠?qū)ǖ诙O管133時(即測點5處的電壓爬升到N時)，第二二極管133導通(此時測點5與測點3之間的壓降即就是半導體壓降模塊13的導通壓降，即為M+N)，測點2的電壓跟隨測點3開始爬升，此時，測點I處和測點2處的電壓均處于爬升階段，即上述第一電源模塊10和第二電源模塊11均還未達到輸出穩(wěn)定電壓的狀態(tài)，測點2處的電壓等于“同一時間點上測點I處的電壓減去半導體壓降模塊13上的導通壓降”(第一 MOS場效應(yīng)管12在打開時相當于一根導線，其上沒有電壓)，則在電壓爬升階段，測點2與測點I之間的壓差等于“同一時間點上測點I處的電壓減去測點2處的電壓”，即等于半導體壓降模塊13所產(chǎn)生的導通壓降；也就是說，上述第二電壓輸入引腳152與第一電壓輸入引腳151之間的壓差等于半導體壓降模塊13所產(chǎn)生的導通壓降。而半導體壓降模塊13產(chǎn)生的導通壓降是大于第一閾值小于第二閾值的，因此，上述時序電路可以確保第一電壓輸入引腳151與第二電壓輸入引腳152在上電過程的爬升階段，壓差滿足芯片15的壓差規(guī)格要求，既滿足上述壓差閾值。
[0067]進一步地，緊接著上述上電過程的爬升階段，當測點I處的電壓爬升到第一電源模塊10輸出穩(wěn)定電壓，但測點2處的電壓還沒有爬升到第二電源模塊11輸出穩(wěn)定電壓時，此時第一 MOS場效應(yīng)管12、第二寄生二極管和第二二極管133處于正常導通情況下，測點2處的電壓等于“當前測點I處的電壓減去半導體壓降模塊13上的導通壓降”，則測點2與測點I處之間的壓差等于“當前測點I處的電壓減去當前測點I處的電壓”，即等于半導體壓降模塊13所產(chǎn)生的導通壓降；也就是說，上述第二電壓輸入引腳152與第一電壓輸入引腳151之間的壓差依然等于半導體壓降模塊13所產(chǎn)生的導通壓降。而半導體壓降模塊13產(chǎn)生的導通壓降是大于第一閾值小于第二閾值的，因此，上述時序電路可以確保第一電壓輸入引腳151與第二電壓輸入引腳152在上電過程的爬升階段，壓差滿足芯片15的壓差規(guī)格要求，既滿足上述壓差閾值。
[0068]更進一步地，當測點I處的電壓爬升到第一電源模塊10輸出穩(wěn)定電壓，測點2也爬升到第二電源模塊11輸出穩(wěn)定電壓時，則測點2與測點I處之間的壓差等于“第一電源模塊10輸出的穩(wěn)定電壓減去第二電源模塊11輸出的穩(wěn)定電壓”，這里由于是系統(tǒng)本身的供電選擇，因此，該差值也是滿足上述壓差閾值的。
[0069]圖6為本實用新型提供的上電時序電路實施例五的結(jié)構(gòu)示意圖。在上述圖3所示實施例的基礎(chǔ)上，上述半導體壓降模塊13還包括第二二極管133。并且，上述第二 MOS場效應(yīng)管131的導通壓降為M，所述第二二極管133的導通壓降為N，M+N大于所述第一閾值小于所述第二閾值。
[0070]具體的，如圖6所示，該實施例中，第二 MOS場效應(yīng)管131的源極連接所述第二二極管133的負極，所述第二二極管133的正極連接所述第一 MOS場效應(yīng)管12的漏極。該上電時序電路的具體工作過程與上述圖5所示實施例的過程類似，在此不再描述。
[0071]圖7為本實用新型提供的上電時序電路實施例六的結(jié)構(gòu)示意圖。在上述圖1、圖3-圖6任一實施例的基礎(chǔ)上，上述延時電路14包括:一電阻16和一電容17 ;所述電阻16的第一端161分別與所述第一 MOS場效應(yīng)管12的源極和所述第一電源模塊10的第一端101連接，所述電阻16的第二端162分別與所述電容17的第一端171和所述第一 MOS場效應(yīng)管12的柵極連接，所述電容17的第二端172接地。
[0072]需要說明的是，圖7所示的電路結(jié)構(gòu)僅是在圖5所示的電路結(jié)構(gòu)上示出的，當然也可以基于圖1、圖3、圖4或圖6的電路結(jié)構(gòu)示出。上述電阻16的阻值和電容17的容值依電路的實際情況設(shè)定，本實用新型對電路的阻值和電容17的容值并不做限定。
[0073]本實用新型提供的上電時序電路，通過在第一電源模塊和第二電源模塊之間設(shè)置第一 MOS場效應(yīng)管、半導體壓降模塊和延時電路，且半導體壓降模塊的導通壓降大于第一閾值小于第二閾值，使得在上電過程中第一電源模塊對應(yīng)的第一電壓輸入引腳和第二電源模塊對應(yīng)的第二電壓輸入引腳之間的壓差滿足壓差閾值，從而滿足芯片的壓差規(guī)格要求，保證了計算機的穩(wěn)定運行。并且，通過將延時電路設(shè)置為RC延時電路，其可以節(jié)約電路的硬件成本。
[0074]最后應(yīng)說明的是:以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本實用新型進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍。
【主權(quán)項】
1.一種上電時序電路，其特征在于，包括:第一電源模塊、第二電源模塊、第一 MOS場效應(yīng)管、半導體壓降模塊和延時電路，所述第一 MOS場效應(yīng)管為P通道的MOS場效應(yīng)管，所述半導體壓降模塊產(chǎn)生的導通壓降大于第一閾值小于第二閾值，所述第一閾值大于所述第一電源模塊的穩(wěn)定電壓減去所述第二電源模塊的穩(wěn)定電壓的差值，所述第二閾值小于芯片的第一電壓輸入引腳與第二電壓輸入引腳之間的壓差所應(yīng)滿足的壓差閾值； 所述第一電源模塊的第一端分別與所述第一 MOS場效應(yīng)管的源極和所述延時電路的第一端連接，所述第一電源模塊的第二端與芯片的第一電壓輸入引腳連接；所述延時電路的第一端與所述第一 MOS場效應(yīng)管的源極連接，所述延時電路的第二端與所述第一 MOS場效應(yīng)管的柵極連接；所述第一 MOS場效應(yīng)管的漏極通過所述半導體壓降模塊與所述第二電源模塊的第一端連接，所述第二電源模塊的第二端連接所述芯片的第二電壓輸入引腳；所述延時電路用于使所述第一 MOS場效應(yīng)管在所述第一電源模塊輸入給所述第一電壓輸入引腳的電壓和所述第二電源模塊輸入給所述第二電壓輸入引腳的電壓達到穩(wěn)定值后再關(guān)閉。2.根據(jù)權(quán)利要求1所述的上電時序電路，其特征在于，所述半導體壓降模塊包括第二MOS場效應(yīng)管，所述第二 MOS場效應(yīng)管為N通道的MOS場效應(yīng)管； 所述第一 MOS場效應(yīng)管的漏極與所述第二 MOS場效應(yīng)管的源極連接，所述第二 MOS場效應(yīng)管的柵極接地，且所述第二 MOS場效應(yīng)管的漏極與所述第二電源模塊的第一端連接。3.根據(jù)權(quán)利要求1所述的上電時序電路，其特征在于，所述半導體壓降模塊包括第一二極管，所述第一 MOS場效應(yīng)管的漏極與所述第一二極管的正極連接，所述第一二極管的負極與所述第二電源模塊的第一端連接。4.根據(jù)權(quán)利要求2所述的上電時序電路，其特征在于，所述半導體壓降模塊還包括第二二極管；所述第二 MOS場效應(yīng)管的導通壓降為M，所述第二二極管的導通壓降為N，M+N大于所述第一閾值小于所述第二閾值； 所述第二 MOS場效應(yīng)管的漏極連接所述第二二極管的正極，所述第二二極管的負極連接所述第二電源模塊的第一端。5.根據(jù)權(quán)利要求2所述的上電時序電路，其特征在于，所述半導體壓降模塊還包括第二二極管；所述第二 MOS場效應(yīng)管的導通壓降為M，所述第二二極管的導通壓降為N，M+N大于所述第一閾值小于所述第二閾值； 所述第二 MOS場效應(yīng)管的源極連接所述第二二極管的負極，所述第二二極管的正極連接所述第一 MOS場效應(yīng)管的漏極。6.根據(jù)權(quán)利要求1-5任一項所述的上電時序電路，其特征在于，所述延時電路包括一電阻和一電容； 所述電阻的第一端分別與所述第一 MOS場效應(yīng)管的源極和所述第一電源模塊的第一端連接，所述電阻的第二端分別與所述電容的第一端和所述第一 MOS場效應(yīng)管的柵極連接，所述電容的第二端接地。
【專利摘要】本實用新型提供一種上電時序電路，包括：第一電源模塊、第二電源模塊、P通道的第一MOS場效應(yīng)管、半導體壓降模塊和延時電路，半導體壓降模塊產(chǎn)生的導通壓降大于第一閾值小于第二閾值；第一電源模塊的第一端分別與第一MOS場效應(yīng)管的源極和延時電路的第一端連接，第一電源模塊的第二端與芯片的第一電壓輸入引腳連接；延時電路的第一端與所述第一MOS場效應(yīng)管的源極連接，延時電路的第二端與所述第一MOS場效應(yīng)管的柵極連接；所述第一MOS場效應(yīng)管的漏極通過所述半導體壓降模塊與所述第二電源模塊的第一端連接，所述第二電源模塊的第二端連接所述芯片的第二電壓輸入引腳。該電路能夠滿足芯片的壓差規(guī)格要求，保證了計算機的穩(wěn)定運行。
【IPC分類】G06F1/26
【公開號】CN204808193
【申請?zhí)枴緾N201520537071
【發(fā)明人】黃美紅, 錢天柱, 梁銳, 肖朋曉
【申請人】龍芯中科技術(shù)有限公司
【公開日】2015年11月25日
【申請日】2015年7月22日