芯片嵌入式實時時鐘電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種實時時鐘電路結(jié)構(gòu)設(shè)計，特別是一種芯片嵌入式實時時鐘電路結(jié)構(gòu)，尤其適用于移動設(shè)備、醫(yī)療電子設(shè)備、電子計量等電子計時領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)有的實時時鐘控制系統(tǒng)，大多以微控制器(MCU)與實時時鐘芯片構(gòu)成。這類單獨的實時時鐘芯片，內(nèi)置晶體振蕩器、支持定時計數(shù)器、存儲器(RAM)、中斷輸出、充電電池供電等功能，通過串行接口與微控制器通信。這類實時時鐘芯片雖然功能齊全集成較多，但若只為其他芯片提供時間計時，則有些功能會顯得比較多余，且功耗也將隨之提高，成本也有所增加。
【實用新型內(nèi)容】
[0003]本實用新型目的是要克服上述現(xiàn)有技術(shù)中存在的功耗大成本高的不足，而提供一種能夠集成在任意片上系統(tǒng)的低功耗芯片嵌入式實時時鐘電路結(jié)構(gòu)，可以降低功耗，節(jié)約開發(fā)成本。
[0004]為了實現(xiàn)上述目的，本實用新型采用的技術(shù)方案是:
[0005]芯片嵌入式實時時鐘電路，它包括電源管理模塊電路(ATS)、時鐘計數(shù)模塊電路(INC)和外部交換電路(10C)，其特征在于外部交換電路通過Qin數(shù)據(jù)線與時鐘計數(shù)模塊電路連接，實現(xiàn)外部交換電路的數(shù)據(jù)輸入到時鐘計數(shù)模塊電路內(nèi)部寄存器；時鐘計數(shù)模塊電路通過Qout數(shù)據(jù)線與外部交換電路連接，實現(xiàn)時鐘計數(shù)模塊電路的內(nèi)部寄存器的數(shù)據(jù)輸出到外部交換電路，電源管理模塊電路為時鐘計數(shù)電路以及外部交換電路提供電源DVCC。
[0006]所述的電源管理模塊電路包括電池電源BVCC、片上電源VCC以及地VSS三個輸入管腳，具有兩路電源自動切換管理功能。
[0007]所述時鐘計數(shù)模塊電路主體結(jié)構(gòu)包括超前進位加法器結(jié)構(gòu)、選擇器和DFF觸發(fā)器，其中選擇器用于實現(xiàn)在當(dāng)前計數(shù)時鐘數(shù)據(jù)和外部輸入時鐘數(shù)據(jù)存在偏差時進行選擇修正，其中輸入管腳有時鐘信號32.768KHZ、初始化信號INIT，數(shù)據(jù)輸入信號Qin，輸出管腳有數(shù)據(jù)輸出Qout。
[0008]所述外部交換電路主體結(jié)構(gòu)包括選擇器、DFF觸發(fā)器、BUF緩沖器和與門，其中選擇器用于修正時鐘數(shù)據(jù)，DFF觸發(fā)器配合時鐘信號實現(xiàn)數(shù)據(jù)同步輸入輸出，其中輸入管腳有時鐘信號SCK、片選信號CS，鎖存信號D_fetch，數(shù)據(jù)輸入信號SDAT，輸出管腳有數(shù)據(jù)輸出SD0UT和內(nèi)部數(shù)據(jù)總線Qin。
[0009]本實用新型的有益效果是:與現(xiàn)有技術(shù)相比，具備以下優(yōu)點:
[0010]1、可根據(jù)用戶需求對時間數(shù)據(jù)進行修正；
[0011]2、該電路計時精度高，可對年、月、日、時、分、秒計時；
[0012]3、支持?jǐn)嚯姳Ｗo；
[0013]4、支持1.5V及以下電壓的小型電池供電；
[0014]5、支持雙電源供電；
[0015]6、具有電源自動切換管理功能；
[0016]7、功耗低，在1.1V工作電壓下計數(shù)累加1次消耗功耗0.84uA~luA ；
[0017]8、理論使用壽命長達20年左右；
[0018]9、可嵌入任意的芯片系統(tǒng)提供時鐘計時功能；
[0019]10、電路結(jié)構(gòu)簡單，成本較低，任意工藝下可移植性高。
【附圖說明】
[0020]圖1是本實用新型的芯片嵌入式實時時鐘電路結(jié)構(gòu)圖。
[0021]圖2是本實用新型的電源管理模塊電路結(jié)構(gòu)圖。
[0022]圖3是本實用新型的外部交換電路結(jié)構(gòu)圖。
[0023]圖4是本實用新型的時鐘計數(shù)模塊結(jié)構(gòu)圖。
[0024]圖5是本實用新型的芯片嵌入式實時時鐘電路操作流程結(jié)構(gòu)圖。
[0025]圖6是本實用新型芯片嵌入式實時時鐘電路的輸入端口功能示意圖。
【具體實施方式】
[0026]下面將結(jié)合附圖與【具體實施方式】對本實用新型作詳細的說明，以下實施例僅對本申請進行進一步說明，不應(yīng)理解為對本申請的限制。
[0027]如圖1所示，芯片嵌入式實時時鐘(RTC)電路結(jié)構(gòu)，它包括電源管理模塊電路、時鐘計數(shù)模塊電路和外部交換電路。外部交換電路通過Qin數(shù)據(jù)線與時鐘計數(shù)模塊電路連接，實現(xiàn)外部交換電路的數(shù)據(jù)輸入到時鐘計數(shù)模塊電路內(nèi)部寄存器；時鐘計數(shù)模塊電路通過Qout數(shù)據(jù)線與外部交換電路連接，實現(xiàn)時鐘計數(shù)模塊電路的內(nèi)部寄存器的數(shù)據(jù)輸出到外部交換電路，電源管理模塊電路為時鐘計數(shù)電路以及外部交換電路提供電源DVCC。
[0028]芯片嵌入式實時時鐘(RTC)電路對外信號端口總共有7個，其中SCK為外部交換模塊中SPI的輸入輸出時鐘，CS為輸入輸出時鐘片選信號，D_fetch為信號輸入輸出選擇控制信號，SDAT為外部時鐘數(shù)據(jù)串行輸入，SD0UT為計數(shù)時鐘數(shù)據(jù)串行輸出，32.768kHz為時鐘計數(shù)模塊中計數(shù)頻率輸入，INIT為對整個計數(shù)模塊初始化化并賦初值的控制信號輸入。VSS為地電位，VCC為片上輸入電壓，BVCC為備份電源電壓，DVCC為電源管理模塊電路的輸出電壓。而Qin為由外部交換電路到時鐘計數(shù)電路之間內(nèi)部寄存器的數(shù)據(jù)并行總線輸入；Qout為由時鐘計數(shù)電路到外部交換電路之間內(nèi)部寄存器的數(shù)據(jù)總線并行輸出。
[0029]如圖2所示，所述的電源管理模塊電路有電池電源BVCC、片上電源VCC以及地VSS三個輸入管腳。片上電源VCC工作電壓范圍在1.0V~1.5V。電源管理模塊電路主要以實現(xiàn)鈕扣電池電源和[zmyl] VCC切換管理以保證片上系統(tǒng)在斷電情況下整個計時電路仍處于正常計時狀態(tài)。在電源管理模塊電路中，具有自動電源管理切換的功能，當(dāng)外部提供的片上電源VCC接入時，會與芯片中的基準(zhǔn)電壓進行比較，若片上電源VCC高于基準(zhǔn)電壓，則自動切換到外部提供的片上電源VCC進行供電，反之則由電池電源BVCC進行供電。其中，使用電池電源BVCC供電不影響時鐘的輸入與輸出功能。
[0030]當(dāng)片上電源VCC大于基準(zhǔn)電源電壓時電路會切換到片上電源VCC進行供電。此時電路狀態(tài)變化過程為:VCC為高電平，匪1 NM0S管導(dǎo)通使得OutO為低電平；再經(jīng)過施密特反相器SMT1和buffer 1得到Outl為高電平，此時PM3 PM0S管關(guān)斷。Outl經(jīng)過notl和not2分別得到0ut2為低電平和0ut3為低電平，使得PM1和PM2 PM0S管導(dǎo)通，而0ut3經(jīng)過buffer2和not3使得0ut4為高電平，致使PM4 PM0S管關(guān)斷。
[0031 ] 當(dāng)片上電源VCC低于基準(zhǔn)電源電壓時，會自動切換到電池電源BVCC，以電池電源BVCC進行供電。此時電路狀態(tài)變化過程為:VCC為低電平匪1 NM0S管關(guān)斷，由于上拉電阻R4拉高OutO電壓，使得OutO為高電平；再經(jīng)過施密特反相器和bufferl得到Outl為低電平，此時PM3 PM0S管導(dǎo)通。Outl經(jīng)過notl和not2分別得到0ut2為高電平和0ut3為高電平，使得PM1和PM2 PM0S管關(guān)斷，而0ut3經(jīng)過buffer2和not3使得0ut4為低電平，致使PM4 PM0S管導(dǎo)通。為保證電源切換的瞬間時鐘計數(shù)模塊電路能夠正常工作，在電源管理模塊電路輸出端并聯(lián)大電容進行電壓補償。
[0032]如圖3所示，外部交換電路其主體電路由48個選擇器MUX與DFF觸發(fā)器、8個輸入BUF以及與門構(gòu)成。以選擇器和DFF觸發(fā)器作為電路的主體結(jié)構(gòu)。選擇器的引入是為了便于修正時鐘數(shù)據(jù)，即在當(dāng)前計數(shù)時鐘數(shù)據(jù)和輸入時鐘數(shù)據(jù)進行比較選擇。輸入的時鐘數(shù)據(jù)通過內(nèi)部連接進行數(shù)據(jù)輸入輸出，同時引用時鐘片選信號控制DFF觸發(fā)器對時鐘數(shù)據(jù)和引入數(shù)據(jù)進行比較選擇以便于調(diào)控時鐘數(shù)據(jù)的輸入輸出。
[0033]如圖4所示，時鐘計數(shù)模塊電路其主體電路由48個1位超前進位加法器、48個選擇器和49個DFF觸發(fā)器構(gòu)成。計數(shù)時鐘頻率由32.768kHz無源晶振產(chǎn)生。為了能夠?qū)r鐘數(shù)據(jù)進行修正，在超前進位加法電路的輸出后加入選擇器結(jié)構(gòu)，以便于在當(dāng)前計數(shù)時鐘數(shù)據(jù)和外部輸入時鐘數(shù)據(jù)進行比較選擇修正。
[0034]如圖5所示，芯片嵌入式實時時鐘(RTC)電路操作流程如下:當(dāng)需要向電路賦初值時，將CS置為高電平時對SCK時鐘信號進行片選并且要維持48個SCK時鐘周期，同時D_fetch在這期間必須維持低電平，此時才能進行串行數(shù)據(jù)由SDAT端口輸入到48個DFF觸發(fā)器進行鎖存，傳遞給時鐘計數(shù)模塊電路。輸入完成后需將CS信號拉低，停止串行數(shù)據(jù)繼續(xù)輸入。在時鐘計數(shù)模塊電路中，為了接收由外部交換電路輸入鎖存的數(shù)據(jù)，需將INIT設(shè)置為高電平選擇鎖存的輸入數(shù)據(jù)傳遞給時鐘計數(shù)模塊電路中的DFF觸發(fā)器進行鎖存，同時在INIT變?yōu)楦唠娖狡陂g時鐘計數(shù)累加停止運作；而INIT變?yōu)榈碗娖綍r，時鐘計數(shù)將在時鐘計數(shù)模塊電路中鎖存的數(shù)據(jù)上繼續(xù)累加。當(dāng)需要讀出計數(shù)時鐘時，需將外部交換模塊中的CS信號置為高電平，同時將D_fetch維持一個SCK及以上的高電平，使得時鐘計數(shù)的計數(shù)時鐘值傳遞給外部交換模塊中的DFF觸發(fā)器進行鎖存。當(dāng)D_fetch拉低時，CS仍為高電平并繼續(xù)持續(xù)48個SCK時鐘周期，此時外部交換模塊電路將DFF鎖存的并行數(shù)據(jù)由高位到低位從SD0UT端口依次串行輸出。芯片嵌入式實時時鐘電路的輸入端口功能如附圖6所示。
【主權(quán)項】
1.芯片嵌入式實時時鐘電路，它包括電源管理模塊電路、時鐘計數(shù)模塊電路和外部交換電路，其特征在于外部交換電路通過Qin數(shù)據(jù)線與時鐘計數(shù)模塊電路連接，實現(xiàn)外部交換電路的數(shù)據(jù)輸入到時鐘計數(shù)模塊電路內(nèi)部寄存器；時鐘計數(shù)模塊電路通過Qout數(shù)據(jù)線與外部交換電路連接，實現(xiàn)時鐘計數(shù)模塊電路的內(nèi)部寄存器的數(shù)據(jù)輸出到外部交換電路，電源管理模塊電路為時鐘計數(shù)電路以及外部交換電路提供電源DVCC。2.根據(jù)權(quán)利要求1所述的芯片嵌入式實時時鐘電路，其特征在于所述的電源管理模塊電路包括電池電源BVCC、片上電源VCC以及地VSS三個輸入管腳，具有兩路電源自動切換管理功能。3.根據(jù)權(quán)利要求1所述的芯片嵌入式實時時鐘電路，其特征在于所述時鐘計數(shù)模塊電路主體結(jié)構(gòu)包括超前進位加法器結(jié)構(gòu)、選擇器和DFF觸發(fā)器，其中選擇器用于實現(xiàn)在當(dāng)前計數(shù)時鐘數(shù)據(jù)和外部輸入時鐘數(shù)據(jù)存在偏差時進行選擇修正，其中輸入管腳有時鐘信號32.768KHZ、初始化信號INIT，數(shù)據(jù)輸入信號Qin，輸出管腳有數(shù)據(jù)輸出Qout。4.根據(jù)權(quán)利要求1所述的芯片嵌入式實時時鐘電路，其特征在于外部交換電路主體結(jié)構(gòu)包括選擇器、DFF觸發(fā)器、BUF緩沖器和與門，其中選擇器用于修正時鐘數(shù)據(jù)，DFF觸發(fā)器配合時鐘信號實現(xiàn)數(shù)據(jù)同步輸入輸出，其中輸入管腳有時鐘信號SCK、片選信號CS，鎖存信號D_fetch，數(shù)據(jù)輸入信號SDAT，輸出管腳有數(shù)據(jù)輸出SD0UT和內(nèi)部數(shù)據(jù)總線Qin。
【專利摘要】本實用新型涉及芯片嵌入式實時時鐘電路，它包括電源管理模塊電路、時鐘計數(shù)模塊電路、外部交換電路，其特征在于外部交換電路通過Qin數(shù)據(jù)線與時鐘計數(shù)模塊電路連接，實現(xiàn)外部交換電路的數(shù)據(jù)輸入到時鐘計數(shù)模塊電路內(nèi)部寄存器；時鐘計數(shù)模塊電路通過Qout數(shù)據(jù)線與外部交換電路連接，實現(xiàn)時鐘計數(shù)模塊電路的內(nèi)部寄存器的數(shù)據(jù)輸出到外部交換電路，電源管理模塊電路為時鐘計數(shù)電路以及外部交換電路提供電源DVCC。它具有電路結(jié)構(gòu)簡單，成本較低，任意工藝下可移植性高，支持1.5V及以下電壓的小型電池供電，使用壽命長達20年左右，并可嵌入任意的芯片系統(tǒng)提供時鐘計時功能等特點。
【IPC分類】G06F1/14
【公開號】CN204990070
【申請?zhí)枴緾N201520763377
【發(fā)明人】王軍, 肖文勇, 金澤
【申請人】杭州雄邁信息技術(shù)有限公司
【公開日】2016年1月20日
【申請日】2015年9月30日