一種基于fpga的中斷聚合裝置的制造方法
【專利摘要】本實用新型提供了一種基于FPGA的中斷聚合裝置，包括FPGA單元，所述FPGA單元分別與一CPU以及復數(shù)個管理FXS接口的SLIC芯片連接；所述FPGA單元包括一中斷檢測單元和一模擬寄存器；所述中斷檢測單元用于根據(jù)配置中的中斷檢測參數(shù)每間隔時間檢測來自SLIC芯片的中斷是否有效，若是，則將所述中斷對應的標志位的值置為1并寫入模擬寄存器中，否則，清零所述模擬寄存器中該中斷對應的標志位；所述模擬寄存器用于存儲所述SLIC芯片的中斷標志位；所述FPGA單元還用于接收來自SLIC芯片的中斷以及用于在模擬寄存器中存在非零的標志位時向CPU輸出中斷信號。本實用新型實現(xiàn)中斷集中檢測，減少CPU逐個輪詢造成的資源與時間的浪費，大大提高CPU響應速率。
【專利說明】
_種基于FPGA的中斷聚合裝置
技術領域
[0001]本實用新型涉及信號處理技術領域，尤其涉及一種基于FPGA的中斷聚合裝置。
【背景技術】
[0002]每個SLIC芯片管理兩個FXS接口工作，F(xiàn)XS接口中斷查詢是日常運用中常見的功能，如摘掛機檢測等。對于大容量設備，帶有很多FXS接口，需要中斷引腳較多，會出現(xiàn)CPU引腳不足的問題。
[0003]現(xiàn)有的技術一般采用接口中斷信號“線與”之后送給CPU，CPU接收到中斷后需要逐個中斷源SLIC芯片，如果FXS接□數(shù)量多，會占用過多的CPU資源，且逐個輪詢耗時太多，影響時效性，大大降低了 CPU響應速率。

【發(fā)明內容】

[0004]本實用新型要解決的技術問題，在于提供一種基于FPGA的中斷聚合裝置，實現(xiàn)中斷集中檢測，減少CPU逐個輪詢造成的資源與時間的浪費，大大提高CPU響應速率。
[0005]本實用新型是這樣實現(xiàn)的:一種基于FPGA的中斷聚合裝置，包括FPGA單元，所述FPGA單元分別與一 CPU以及復數(shù)個管理FXS接口的SLIC芯片連接；
[0006]所述FPGA單元包括一中斷檢測單元和一模擬寄存器；
[0007]所述中斷檢測單元用于根據(jù)配置中的中斷檢測參數(shù)每間隔時間檢測來自SLIC芯片的中斷是否有效，若是，則將所述中斷對應的標志位的值置為I并寫入模擬寄存器中，否則，清零所述模擬寄存器中該中斷對應的標志位；
[0008]所述模擬寄存器用于存儲所述SLIC芯片的中斷標志位；
[0009]所述FPGA單元還用于接收來自SLIC芯片的中斷以及用于在模擬寄存器中存在非零的標志位時向CPU輸出中斷信號。
[0010]進一步的，所述中斷檢測單元還用于中斷防抖過濾。
[0011]進一步的，所述中斷檢測參數(shù)為FPGA單元配置中預先設置好的參數(shù)，并可以通過CPU傳來的參數(shù)進行修改。
[0012]進一步的，所述中斷檢測參數(shù)包括檢測中斷時長和中斷電位有效值。
[0013]進一步的，所述FPGA單元通過總線與CPU連接，所述總線由片選CS#、寫使能WE#、讀使能RE#、地址ADD、數(shù)據(jù)DATA以及中斷INT#組成。
[0014]本實用新型的優(yōu)點在于:
[0015]1、通過一管理中斷檢測單元和模擬寄存器的FPGA單元連接CPU與SLIC芯片，對中斷進行檢測與記錄，不需要占用CPU太多的引腳，有效降低CPU資源耗損；
[0016]2、FPGA屬于硬件語言，速率快；同時通過集中檢測和集中配置，集中傳遞信息，實現(xiàn)中斷聚合作用，CPU不需要對中斷進行逐個輪詢，就可直接獲取中斷信息，降低了 FXS數(shù)量多時CPU逐個輪詢所耗費的時間，大大提高響應速率；
[0017]3、在FPGA單元內部設置模擬寄存器，可以簡單有效地與CPU通信，達到中斷聚合的效果；
[0018]4、FPGA單元對中斷信號進行濾除篩選，可以有效避免中斷誤判。
【附圖說明】
[0019]下面參照附圖結合實施例對本實用新型作進一步的說明。
[0020]圖1為本實用新型一種基于FPGA的中斷聚合裝置原理示意圖。
[0021]圖2為本實用新型一種基于FPGA的中斷聚合裝置的實現(xiàn)方法執(zhí)行流程圖。
[0022]圖3為本實用新型中斷檢測單元實現(xiàn)流程圖。
【具體實施方式】
[0023]如圖1所示，本實用新型一種基于FPGA的中斷聚合裝置，包括FPGA單元I，所述FPGA單元I分別與一CPU2以及復數(shù)個管理FXS接口(未圖示)的SLIC芯片3連接，所述FPGA單元I通過總線與CPU2連接，所述總線由片選CS#、寫使能WE#、讀使能RE#、地址ADD、數(shù)據(jù)DATA以及中斷INT#組成；
[0024]所述FPGA單元I包括一中斷檢測單元11和一模擬寄存器12;
[0025]所述中斷檢測單元11用于根據(jù)配置中的中斷檢測參數(shù)每間隔時間檢測來自SLIC芯片3的中斷是否有效，若是，則將所述中斷對應的標志位的值置為I并寫入模擬寄存器中，否則，清零所述模擬寄存器中該中斷對應的標志位;所述中斷檢測參數(shù)為FPGA單元I配置中預先設置好的參數(shù)，并通過CPU2傳來的參數(shù)進行修改，當需要修改中斷檢測參數(shù)時，可通過CPU2將參數(shù)傳給FPGA單元進行修改，否則直接使用預先設置好的參數(shù)，從而有效控制檢測，所述中斷檢測參數(shù)包括檢測中斷時長(比如1ms)和中斷電位有效值(比如設置低電平為有效中斷電位)；所述中斷檢測單元11還用于中斷防抖過濾，即在進行中斷有效判斷之前進行防抖檢測，從而避免中斷誤判，提高中斷判斷的準確性；
[0026]所述模擬寄存器12用于存儲所述SLIC芯片3的中斷標志位；
[0027]所述FPGA單元I還用于接收來自SLIC芯片3的中斷以及用于在模擬寄存器中存在非零的標志位時向CPU2輸出中斷信號。
[0028]所述裝置的工作原理為:
[0029 ] 管理FXS接口的SLIC芯片送出的中斷INT信號集中傳送給FPGA單元，F(xiàn)PGA單元的中斷檢測模塊每間隔時間進行防抖和中斷有效檢測，濾除無效中斷信號，同時把各路的中斷有效標志位ΙΝΤ[0:Χ]記錄在所述模擬寄存器中，即將有效中斷對應的標志位的值設為I記錄到模擬寄存器中，中斷無效的則將對應標志位值清零，當出現(xiàn)有效中斷時，即模擬寄存器中出現(xiàn)中斷的標志位為I時，F(xiàn)PGA單元輸出一個中斷INT#給CPU，然后CPU通過總線查詢FPGA單元的模擬寄存器所記錄的數(shù)據(jù)，從而直接判斷是哪一路FXS接口中斷，就可對中斷的FXS接口進行中斷具體查詢，而不需要花時間去輪詢，從而大大降低CPU的效率，且CPU不直接與SLIC連接，而是直接連接一個FPGA單元，通過PFGA單元連接SLIC芯片并集中獲取FXS接口中斷，減少了 CPU引腳數(shù)量的需求。
[0030]如圖2和圖3所示，該裝置的中斷聚合實現(xiàn)步驟:
[0031]步驟1、所述FPGA單元分別與一 CPU以及復數(shù)個管理FXS接口的SLIC芯片連接，所述FPGA單元通過總線與CPU連接，所述總線由片選CS#、寫使能WE#、讀使能RE#、地址ADD、數(shù)據(jù)DATA以及中斷INT#組成；
[0032]步驟2、所述中斷檢測單元根據(jù)配置中的中斷檢測參數(shù)每間隔時間檢測來自SLIC的中斷是否有效，若是，則將所述中斷對應的標志位的值置為I并寫入模擬寄存器中，否則，清零所述模擬寄存器中該中斷對應的標志位;所述中斷檢測參數(shù)為FPGA單元配置中預先設置好的參數(shù)，并通過CPU傳來的參數(shù)進行修改，當需要修改中斷檢測參數(shù)時，可通過CPU2將參數(shù)傳給FPGA單元進行修改，否則直接使用預先設置好的參數(shù)，從而有效控制檢測，所述中斷檢測參數(shù)包括檢測中斷時長(比如1ms)和中斷電位有效值(比如設置低電平為有效中斷電位)；在判斷中斷是否有效之前中斷檢測單元還進行中斷防抖過濾，從而避免中斷誤判，提尚中斷判斷的準確性；
[0033]步驟3、所述FPGA單元判斷模擬寄存器中是否存在非零的標志位，若是，貝Ij向所述(PU輸出中斷信號，進入步驟4;否則，跳轉至步驟2;
[0034]步驟4、所述CPU接收到中斷信號后從FPGA單元中的模擬寄存器中獲取所有非零的標志位，并根據(jù)所述標志位做相應處理
[0035]雖然以上描述了本實用新型的【具體實施方式】，但是熟悉本技術領域的技術人員應當理解，我們所描述的具體的實施例只是說明性的，而不是用于對本實用新型的范圍的限定，熟悉本領域的技術人員在依照本實用新型的精神所作的等效的修飾以及變化，都應當涵蓋在本實用新型的權利要求所保護的范圍內。
【主權項】
1.一種基于FPGA的中斷聚合裝置，其特征在于:包括FPGA單元，所述FPGA單元分別與一(PU以及復數(shù)個管理FXS接口的SLIC芯片連接； 所述FPGA單元包括一中斷檢測單元和一模擬寄存器； 所述中斷檢測單元用于根據(jù)配置中的中斷檢測參數(shù)每間隔時間檢測來自SLIC芯片的中斷是否有效，若是，則將所述中斷對應的標志位的值置為I并寫入模擬寄存器中，否則，清零所述模擬寄存器中該中斷對應的標志位； 所述模擬寄存器用于存儲所述SLIC芯片的中斷標志位； 所述FPGA單元還用于接收來自SLIC芯片的中斷以及用于在模擬寄存器中存在非零的標志位時向CPU輸出中斷信號。2.根據(jù)權利要求1所述的一種基于FPGA的中斷聚合裝置，其特征在于:所述中斷檢測單元還用于中斷防抖過濾。3.根據(jù)權利要求1所述的一種基于FPGA的中斷聚合裝置，其特征在于:所述中斷檢測參數(shù)為FPGA單元配置中預先設置好的參數(shù)，并通過CPU傳來的參數(shù)進行修改。4.根據(jù)權利要求2所述的一種基于FPGA的中斷聚合裝置，其特征在于:所述中斷檢測參數(shù)包括檢測中斷時長和中斷電位有效值。5.根據(jù)權利要求1所述的一種基于FPGA的中斷聚合裝置，其特征在于:所述FPGA單元通過總線與CPU連接，所述總線由片選CS#、寫使能WE#、讀使能RE#、地址ADD、數(shù)據(jù)DATA以及中斷INT#組成。
【文檔編號】G06F9/48GK205507744SQ201620278156
【公開日】2016年8月24日
【申請日】2016年4月6日
【發(fā)明人】高計豐, 朱雅泉
【申請人】福建星網(wǎng)智慧科技股份有限公司