驗(yàn)鈔裝置、驗(yàn)鈔系統(tǒng)及驗(yàn)鈔方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于紙幣檢測技術(shù)領(lǐng)域，尤其涉及一種驗(yàn)鈔裝置、驗(yàn)鈔系統(tǒng)及驗(yàn)鈔方法。
【背景技術(shù)】
[0002]現(xiàn)有的驗(yàn)鈔裝置，接收完一張鈔票的數(shù)據(jù)后，會立即產(chǎn)生一個幀中斷，并對自身進(jìn)行部分寄存器的初始化，進(jìn)而開始下一張鈔票數(shù)據(jù)的接收。
[0003]然而，在驗(yàn)鈔過程中常會出現(xiàn)鈔票重張、連張或者數(shù)據(jù)采集不到的情形，就會造成數(shù)據(jù)丟失，只有下一張鈔票數(shù)據(jù)填補(bǔ)完成后才會產(chǎn)生幀中斷，由此導(dǎo)致從此張開始的鈔票數(shù)據(jù)都是異常數(shù)據(jù)，嚴(yán)重影響了驗(yàn)鈔結(jié)果和效率。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例的目的在于提供一種能夠及時發(fā)現(xiàn)鈔票數(shù)據(jù)異常的驗(yàn)鈔裝置、驗(yàn)鈔系統(tǒng)及驗(yàn)鈔方法，以保證驗(yàn)鈔數(shù)據(jù)的正確性，提高驗(yàn)鈔效率。
[0005]本發(fā)明實(shí)施例的驗(yàn)鈔方法包括:同步信號發(fā)送步驟:產(chǎn)生并通過GP1發(fā)送幀同步信號;
采集打包步驟:采集鈔票對應(yīng)的圖像、磁性及厚度數(shù)據(jù)并打包發(fā)送；
初始化步驟:根據(jù)接收到的幀同步信號產(chǎn)生GP1中斷，進(jìn)行初始化操作并開啟定時器以準(zhǔn)備接收數(shù)據(jù)；
數(shù)據(jù)接收步驟:接收驗(yàn)鈔數(shù)據(jù)；
幀中斷判斷步驟:判斷是否產(chǎn)生幀中斷，若是則進(jìn)入幀中斷處理步驟，若否則進(jìn)入異常處理步驟；
幀中斷處理步驟:關(guān)閉定時器中斷；
異常處理步驟:觸發(fā)定時器中斷，異常計(jì)數(shù)器的值加I并關(guān)閉定時器；及
驗(yàn)鈔判斷步驟:判斷驗(yàn)鈔是否結(jié)束，若是則結(jié)束流程，若否則返回同步信號發(fā)送步驟。
[0006]進(jìn)一步地，所述初始化步驟中初始化包括對UPP、SPI及定時器進(jìn)行初始化，并開啟UPP使能和SPI使能。
[0007]進(jìn)一步地，同步信號發(fā)送步驟包括:
同步信號產(chǎn)生子步驟:產(chǎn)生幀同步信號；及
同步信號判斷子步驟:判斷GP1是否收到幀同步信號，若是則進(jìn)入初始化步驟，若否則重復(fù)本步驟。
[0008]進(jìn)一步地，幀中斷判斷步驟和驗(yàn)鈔判斷步驟之間還包括運(yùn)算步驟:對接收的驗(yàn)鈔數(shù)據(jù)進(jìn)行運(yùn)算處理并輸出驗(yàn)鈔信息。
[0009]進(jìn)一步地，所述驗(yàn)鈔數(shù)據(jù)為經(jīng)打包處理的單張鈔票對應(yīng)的圖像、磁性及厚度數(shù)據(jù)。
[0010]本發(fā)明實(shí)施例還同時提供了一種驗(yàn)鈔裝置，包括:
產(chǎn)生并通過GP1發(fā)送幀同步信號的幀同步信號產(chǎn)生模塊；
采集鈔票對應(yīng)的圖像、磁性及厚度數(shù)據(jù)并打包發(fā)送的采集打包模塊； 實(shí)時檢測接收并轉(zhuǎn)發(fā)所述幀同步信號的同步信號判斷模塊；
根據(jù)接收到的幀同步信號產(chǎn)生GP1中斷，進(jìn)行初始化操作并產(chǎn)生開啟定時器指令以準(zhǔn)備接收數(shù)據(jù)的初始化模塊；
接收驗(yàn)鈔數(shù)據(jù)的數(shù)據(jù)接收模塊；
判斷是否產(chǎn)生幀中斷的幀中斷判斷模塊；
在產(chǎn)生幀中斷時產(chǎn)生關(guān)閉定時器中斷指令的幀中斷處理模塊；
在未產(chǎn)生幀中斷時產(chǎn)生觸發(fā)定時器中斷指令、異常計(jì)數(shù)器累加指令及關(guān)閉定時器指令的異常處理模塊；
根據(jù)開啟定時器指令開始定時，根據(jù)關(guān)閉定時器中斷指令關(guān)閉定時器中斷，根據(jù)關(guān)閉定時器指令關(guān)閉定時的定時器；
根據(jù)異常計(jì)數(shù)器累加指令將自身值加I的異常計(jì)數(shù)器；及
判斷驗(yàn)鈔是否結(jié)束，若是則結(jié)束判斷，若否則通知初始化模塊繼續(xù)進(jìn)行驗(yàn)鈔處理的驗(yàn)鈔判斷模塊。
[0011]進(jìn)一步地，所述幀同步信號產(chǎn)生模塊和采集打包模塊集成于FPGA單元中。
[0012]進(jìn)一步地，所述同步信號判斷模塊、初始化模塊、數(shù)據(jù)接收模塊、幀中斷判斷模塊、幀中斷處理模塊、異常處理模塊、定時器、異常計(jì)數(shù)器及驗(yàn)鈔判斷模塊集成于DSP單元中，DSP單元還包括對接收的驗(yàn)鈔數(shù)據(jù)進(jìn)行運(yùn)算處理并輸出驗(yàn)鈔信息的運(yùn)算模塊。
[0013]本發(fā)明實(shí)施例還同時提供了一種驗(yàn)鈔系統(tǒng)，包括如上所述的驗(yàn)鈔裝置，還包括連接于所述驗(yàn)鈔裝置，向驗(yàn)鈔裝置發(fā)送控制指令并接收驗(yàn)鈔裝置反饋信息的主控機(jī)。
[0014]本發(fā)明實(shí)施例通過采用幀同步信號和定時器中斷配合的方式及時發(fā)現(xiàn)并統(tǒng)計(jì)鈔票數(shù)據(jù)異常，鈔票間數(shù)據(jù)獨(dú)立性好，不會因?yàn)橐粡堚n票的數(shù)據(jù)異常影響下一張鈔票的數(shù)據(jù)，降低了出現(xiàn)批量不明鈔的概率，提高了驗(yàn)鈔效率。
【附圖說明】
[0015]圖1是本發(fā)明實(shí)施例的驗(yàn)鈔系統(tǒng)拓?fù)浣Y(jié)構(gòu)示意圖。
[0016]圖2是本發(fā)明實(shí)施例的驗(yàn)鈔裝置數(shù)據(jù)通信拓?fù)浣Y(jié)構(gòu)示意圖。
[0017]圖3是本發(fā)明實(shí)施例的驗(yàn)鈔裝置的模塊結(jié)構(gòu)示意圖。
[0018]圖4是本發(fā)明實(shí)施例的驗(yàn)鈔方法流程圖。
[0019]圖5是本發(fā)明實(shí)施例的同步信號發(fā)送步驟的流程示意圖。
[0020]附圖標(biāo)記說明。
[0021]驗(yàn)鈔裝置100。
[0022]FPGA 單元 10。
[0023]幀同步信號產(chǎn)生模塊11。
[0024]采集打包模塊12。
[0025]DSP 單元 20。
[0026]同步信號判斷模塊21。
[0027]初始化模塊22。
[0028]數(shù)據(jù)接收模塊23。
[0029]幀中斷判斷模塊24。
[0030]幀中斷處理模塊25。
[0031]異常處理模塊26。
[0032]定時器27。
[0033]異常計(jì)數(shù)器28。
[0034]驗(yàn)鈔判斷模塊29。
【具體實(shí)施方式】
[0035]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。為了便于理解和描述本申請的實(shí)施方式，先對以下技術(shù)術(shù)語進(jìn)行說明。
[0036]主控機(jī)，MainController，縮寫為 MC。
[0037]現(xiàn)場可編程門陣列，F(xiàn)ield — Programmable Gate Array，縮寫為FPGA，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
[0038]數(shù)字信號處理器，DigitalSignal Processor，縮寫為 DSP。
[0039]通用并行接口，UniversalParallel Port，縮寫為 UPP0
[0040]串行外圍接口，SerialPeripheral Interface，縮寫為 SPI。
[0041]通用輸入/ 輸出端口，General-Purpose Input /Output Ports，縮寫為 GP1。
[0042]請參考圖1所示的本發(fā)明實(shí)施例的驗(yàn)鈔系統(tǒng)拓?fù)浣Y(jié)構(gòu)示意圖，所述驗(yàn)鈔系統(tǒng)包括驗(yàn)鈔裝置100，還包括連接于所述驗(yàn)鈔裝置100，向驗(yàn)鈔裝置100發(fā)送控制指令并接收驗(yàn)鈔裝置100反饋信息的主控機(jī)(MC)。MC作為上位機(jī)，完成下發(fā)控制命令給下位機(jī)(本實(shí)施例中的驗(yàn)鈔裝置100，包括一個FPGA和多個DSP)并接收下位機(jī)上傳的反饋信息，所述反饋信息優(yōu)選為驗(yàn)鈔信息。
[0043]請參考圖2所示的本發(fā)明實(shí)施例的驗(yàn)鈔裝置100數(shù)據(jù)通信拓?fù)浣Y(jié)構(gòu)示意圖，F(xiàn)PGA通過UPP、SPI連接于DSP，F(xiàn)PGA把采集到的各傳感器數(shù)據(jù)傳送給各個DSP，DSP進(jìn)行運(yùn)算處理，得出驗(yàn)鈔信息。
[0044]請一并參考圖3所示的本發(fā)明實(shí)施例的驗(yàn)鈔裝置100的模塊結(jié)構(gòu)示意圖，所述驗(yàn)鈔裝置100包括FPGA單元10和DSP單元20。
[0045]FPGA單元10中集成有幀同步信號產(chǎn)生模塊11和采集打包模塊12。
[0046]幀同步信號產(chǎn)生模塊11用于產(chǎn)生并通過GP1發(fā)送幀同步信號。
[0047]采集打包模塊12采集鈔票對應(yīng)的圖像、磁性及厚度數(shù)據(jù)并打包發(fā)送。
[0048]DSP單元20中集成有同步信號判斷模塊21、初始化模塊22、數(shù)據(jù)接收模塊23、幀中斷判斷模塊24及幀中斷處理模塊25。
[0049]同步信號判斷模塊21用于實(shí)時檢測接收并轉(zhuǎn)發(fā)所述幀