專利名稱：盤片的解碼系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種盤片的解碼系統(tǒng)及其方法，尤其涉及一種通過減少對數(shù)據(jù)緩沖區(qū)的存取次數(shù)以提高盤片解碼速度的解碼系統(tǒng)及其方法。
請參考

圖1，圖1是公知DVD光盤機(jī)的解碼系統(tǒng)的方?jīng)Q圖。如圖1所示，數(shù)據(jù)從光盤100讀取出來之后，先傳送至EFM Plus解調(diào)裝置(Eight toFourteen Modulation Plus demodulator)102，將16個信道位(channel bit)的碼字(code word)解調(diào)為8位的數(shù)據(jù)符號(data symbol)。然后，EFM Plus解調(diào)裝置102將解調(diào)后產(chǎn)生的糾錯碼數(shù)據(jù)塊(Error Correction Code datablock，簡稱ECC數(shù)據(jù)塊)107經(jīng)由總線(bus)104存儲至數(shù)據(jù)緩沖區(qū)106，其中ECC數(shù)據(jù)塊107包括主要數(shù)據(jù)(Main Data)108、外部校驗碼(Parity ofOuter-code，簡稱PO)110及內(nèi)部校驗碼(Parity of Inner-code，簡稱PI)112。主要數(shù)據(jù)108加上外部校驗碼110合起來稱之為RS(Reed-Solomon)外部碼，而主要數(shù)據(jù)108加上外部校驗碼11O與內(nèi)部校驗碼112合起來稱之為RS內(nèi)部碼。其次，糾錯碼解碼裝置(ECC decoder，簡稱ECC解碼裝置)114從數(shù)據(jù)緩沖區(qū)106讀取ECC數(shù)據(jù)塊107，依次進(jìn)行X方向(即PI方向)的解碼與Y方向(即PO方向)的解碼，并對ECC數(shù)據(jù)塊107中的錯誤數(shù)據(jù)進(jìn)行糾正，然后ECC解碼裝置114再將ECC數(shù)據(jù)塊107中糾正的部分重新寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。接著，解擾頻器(de-scrambler)及錯誤檢測碼檢驗裝置(Error Detection Codecheck，簡稱EDC檢驗裝置)116讀取數(shù)據(jù)緩沖區(qū)106內(nèi)糾正過的主要數(shù)據(jù)108，以進(jìn)行解擾頻及EDC檢驗操作。當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)106內(nèi)的主要數(shù)據(jù)108時，通過ATAPI(Advanced Technology Attachment Packet Interface)接口裝置118將主要數(shù)據(jù)108解擾頻后傳送給主機(jī)端。
請參考圖2，圖2是公知DVD光盤機(jī)的解碼系統(tǒng)存取數(shù)據(jù)緩沖區(qū)的流程圖。此流程包含下列步驟首先，執(zhí)行步驟201，EFM Plus解調(diào)裝置102將解調(diào)后的ECC數(shù)據(jù)塊107寫入數(shù)據(jù)緩沖區(qū)106。其次，進(jìn)行步驟202，ECC解碼裝置114從數(shù)據(jù)緩沖區(qū)106中讀取PI方向的ECC數(shù)據(jù)塊107并進(jìn)行糾錯的解碼操作，接著再將ECC數(shù)據(jù)塊107中糾正的部分寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。緊接步驟202，在步驟203中，ECC解碼裝置114從數(shù)據(jù)緩沖區(qū)106中讀取PO方向的ECC數(shù)據(jù)塊107并進(jìn)行糾錯的解碼操作，接著再將ECC數(shù)據(jù)塊107中糾正的部分寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。待完成步驟203后，依系統(tǒng)的需求設(shè)定可重復(fù)執(zhí)行的步驟202及步驟203，以提高ECC數(shù)據(jù)塊107的糾錯率。完成步驟203后，進(jìn)入步驟204，解擾頻器及EDC檢驗裝置116讀取數(shù)據(jù)緩沖區(qū)106內(nèi)已糾正過的主要數(shù)據(jù)108以進(jìn)行解擾頻及EDC檢驗操作。待完成上述的操作后，當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)106中的主要數(shù)據(jù)108時，則進(jìn)行步驟205，通過ATAPI接口裝置118將主要數(shù)據(jù)108解擾頻后傳送給主機(jī)端。在上述公知技術(shù)中，解碼系統(tǒng)的各個模塊需依次執(zhí)行上述步驟，才能完成盤片的解碼操作。
請參考圖3，圖3是公知ECC解碼裝置進(jìn)行RS碼解碼的流程。首先，數(shù)據(jù)緩沖區(qū)106內(nèi)的原始碼字進(jìn)入“產(chǎn)生征候值”(Syndrome generation)的階段301，由ECC解碼裝置114計算PI或PO方向的征候值。其次，進(jìn)入階段302，根據(jù)已知的擦除位置(erasure location)，計算出“擦除位置多項式”(erasurelocation polynomial)，接著，利用產(chǎn)生的征候值與擦除位置多項式可算出“Forney變形征候值多項式”(Forney′s modified syndrome polynomial)，以得到執(zhí)行下一階段所需的初始值。緊接階段302，進(jìn)入階段303，利用前一階段所產(chǎn)生的初始值來計算“錯誤-擦除定位多項式”(error-erasurelocator polynomial)和“錯誤-擦除估值多項式”(error-erasure evaluatorpolynomial)。接著，進(jìn)入“Chien搜尋單元”階段304，找出錯誤數(shù)據(jù)的位置，并求出錯誤數(shù)據(jù)的值。最后，進(jìn)入“糾正”(correction)階段305，將原始碼字中的錯誤數(shù)據(jù)糾正，即可得到正確的碼字，并將正確的碼字寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。
由圖1可知，公知的解碼系統(tǒng)在進(jìn)行盤片解碼操作時，各個模塊皆需對數(shù)據(jù)緩沖區(qū)106進(jìn)行存取操作。理論上若解碼系統(tǒng)的各個模塊可同步存取數(shù)據(jù)緩沖區(qū)，將能加快解碼系統(tǒng)的速度，以達(dá)到高倍速DVD的效果；然而，實際上解碼系統(tǒng)的各個模塊均需使用同一數(shù)據(jù)緩沖區(qū)以作為數(shù)據(jù)緩沖區(qū)。此外，由圖2及圖3可知，公知的解碼系統(tǒng)對整個ECC數(shù)據(jù)塊107進(jìn)行解碼的過程中，ECC解碼裝置114每次進(jìn)行PI與PO方向糾錯的解碼操作時，皆需存取數(shù)據(jù)緩沖區(qū)106。對數(shù)據(jù)緩沖區(qū)進(jìn)行多次存取操作將使整個解碼操作十分耗時，亦限制整體DVD系統(tǒng)的速度。目前針對上述問題已有幾個解決方法，包含提高解碼系統(tǒng)的時鐘脈沖、增加總線寬度或減少數(shù)據(jù)緩沖區(qū)的存取次數(shù)。
本發(fā)明的主要目的在于提供一種盤片的解碼系統(tǒng)及其方法，用以減少數(shù)據(jù)緩沖區(qū)的存取次數(shù)，如此便可提高解碼系統(tǒng)的平行處理能力，進(jìn)而加快解碼系統(tǒng)的速度而達(dá)到高倍速光盤機(jī)的效果。
為了達(dá)到本發(fā)明的目的，本發(fā)明的一種盤片解碼系統(tǒng)用于接收該盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼系統(tǒng)包含解調(diào)裝置，用于接收該盤片的消息數(shù)據(jù)，并進(jìn)行解調(diào)操作以產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；數(shù)據(jù)緩沖區(qū)，用于暫存該主要數(shù)據(jù)；數(shù)據(jù)暫存介質(zhì)，用于暫存該ECC數(shù)據(jù)塊的PI與PO方向的征候值；ECC解碼裝置，用于進(jìn)行該ECC數(shù)據(jù)塊的糾錯解碼；第一解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并進(jìn)行解擾頻及EDC檢驗操作；第二解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)尚未完成EDC檢驗操作的該主要數(shù)據(jù)，再度進(jìn)行解擾頻及EDC檢驗操作；以及ATAPI接口裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
為了達(dá)到本發(fā)明的目的，本發(fā)明的一種盤片解碼方法用于接收盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼方法包含(1)讀取該盤片的消息數(shù)據(jù)至解調(diào)裝置，該解調(diào)裝置將消息數(shù)據(jù)進(jìn)行解調(diào)操作，產(chǎn)生ECC數(shù)據(jù)塊，其中該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；(2)讀取該ECC數(shù)據(jù)塊至ECC解碼裝置；(3)寫入該ECC塊中的該主要數(shù)據(jù)至數(shù)據(jù)緩沖區(qū)，同時進(jìn)行第一次解擾頻及EDC檢驗操作，并利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入數(shù)據(jù)暫存介質(zhì)；(4)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值至該ECC解碼裝置，以進(jìn)行PI方向的糾錯解碼；(5)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(6)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值至該ECC解碼裝置，以進(jìn)行PO方向的糾錯解碼；(7)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(8)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)該主要數(shù)據(jù)中未完成EDC檢驗操作的部分至一第二解擾頻器及EDC檢驗裝置，再度進(jìn)行解擾頻及EDC檢驗操作；以及(9)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)至ATAPI接口裝置，將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
為了達(dá)到本發(fā)明的目的，本發(fā)明的另一種盤片解碼系統(tǒng)用于接收該盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼系統(tǒng)包含解調(diào)裝置，用于接收該盤片的消息數(shù)據(jù)，并進(jìn)行解調(diào)操作以產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；數(shù)據(jù)緩沖區(qū)，用于暫存該主要數(shù)據(jù)；數(shù)據(jù)暫存介質(zhì)，用于暫存該ECC數(shù)據(jù)塊的PI與PO方向的征候值；ECC解碼裝置，用于進(jìn)行該ECC數(shù)據(jù)塊的糾錯解碼；解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并進(jìn)行解擾頻及EDC檢驗操作；以及ATAPI接口裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
為了達(dá)到本發(fā)明的目的，本發(fā)明的另一種盤片解碼方法用于接收盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼方法包含(1)讀取該盤片的消息數(shù)據(jù)至解調(diào)裝置，該解調(diào)裝置將該消息數(shù)據(jù)進(jìn)行解調(diào)操作，產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；(2)讀取該ECC數(shù)據(jù)塊至ECC解碼裝置；(3)寫入該ECC塊中的該主要數(shù)據(jù)至數(shù)據(jù)緩沖區(qū)，同時利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入數(shù)據(jù)暫存介質(zhì)；(4)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值至該ECC解碼裝置，以進(jìn)行PI方向的糾錯解碼；(5)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(6)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值至該ECC解碼裝置，以進(jìn)行PO方向的糾錯解碼；(7)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(8)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)已糾正過的該主要數(shù)據(jù)至解擾頻器及EDC檢驗裝置以進(jìn)行解擾頻及EDC檢驗操作；以及(9)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)至ATAPI接口裝置，將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
在本發(fā)明第一實施例中，EFM Plus解調(diào)裝置進(jìn)行解調(diào)操作后，便將產(chǎn)生的ECC數(shù)據(jù)塊輸出至ECC解碼裝置。接著，ECC解碼裝置便將主要數(shù)據(jù)暫存于數(shù)據(jù)緩沖區(qū)內(nèi)，并計算PI及PO方向的征候值，接著將運算結(jié)果分別暫存于第一數(shù)據(jù)暫存介質(zhì)及第二數(shù)據(jù)暫存介質(zhì)。之后，ECC解碼裝置進(jìn)行糾錯解碼，然后再將糾正后的PI與PO方向的征候值寫入第一數(shù)據(jù)暫存介質(zhì)與第二數(shù)據(jù)暫存介質(zhì)內(nèi)，同時亦將主要數(shù)據(jù)中糾正的部分寫入數(shù)據(jù)緩沖區(qū)內(nèi)。接著，解擾頻器及EDC檢驗裝置便進(jìn)行解擾頻及EDC檢驗操作。待完成上述操作后，當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)中的主要數(shù)據(jù)時，便通過ATAPI接口裝置將主要數(shù)據(jù)解擾頻后傳送給主機(jī)端。
在本發(fā)明第二實施例中，EFM Plus解調(diào)裝置進(jìn)行解調(diào)操作后，便將ECC數(shù)據(jù)塊輸出至征候值運算器。接著，征候值運算器將主要數(shù)據(jù)暫存于數(shù)據(jù)緩沖區(qū)內(nèi)，并計算PI及PO方向的征候值，接著將運算結(jié)果分別暫存于第一暫存空間及第三暫存空間內(nèi)。當(dāng)征候值運算器接收完整個ECC數(shù)據(jù)塊后，第一暫存空間與第三暫存空間會將暫存的PI及PO方向征候值分別傳送至第二暫存空間與第四暫存空間，如此ECC解碼裝置便可立即讀取第二暫存空間與第四暫存空間內(nèi)的征候值，并且在征候值運算器接收完下一個ECC數(shù)據(jù)塊前，完成數(shù)據(jù)緩沖區(qū)內(nèi)主要數(shù)據(jù)的糾錯解碼操作。接著，解擾頻器及EDC檢驗裝置便進(jìn)行解擾頻及EDC檢驗操作。待完成上述操作后，當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)中的主要數(shù)據(jù)時，便通過ATAPI接口裝置將主要數(shù)據(jù)解擾頻后傳送給主機(jī)端。
在本發(fā)明第三實施例中，EFM Plus解調(diào)裝置進(jìn)行解調(diào)操作后，便將產(chǎn)生的ECC數(shù)據(jù)塊輸出至ECC解碼裝置。接著，ECC解碼裝置將ECC塊中的主要數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)，同時進(jìn)行解擾頻及EDC檢驗操作，并計算PI與PO方向的征候值，接著將計算結(jié)果寫入數(shù)據(jù)暫存介質(zhì)。之后，依次進(jìn)行PI與PO方向的糾錯解碼。接著，讀取數(shù)據(jù)緩沖區(qū)內(nèi)糾正后而尚未完成EDC檢驗部分的主要數(shù)據(jù)至第二解擾頻器及EDC檢驗裝置以進(jìn)行解擾頻及EDC檢驗操作。完成上述操作后，ATAPI接口裝置會將數(shù)據(jù)緩沖區(qū)內(nèi)的主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
圖1是公知DVD光盤機(jī)的解碼系統(tǒng)的方塊圖；圖2是公知DVD光盤機(jī)的解碼系統(tǒng)存取數(shù)據(jù)緩沖區(qū)的流程圖；圖3是公知ECC解碼裝置進(jìn)行RS碼的解碼流程；圖4是本發(fā)明的解碼系統(tǒng)第一實施例的方塊圖；圖5是本發(fā)明的解碼系統(tǒng)第二實施例的方塊圖；圖6是本發(fā)明的解碼系統(tǒng)第三實施例的方塊圖；圖7是圖6的解碼系統(tǒng)的解碼流程圖。
100盤片102 EFM Plus解調(diào)裝置104總線106數(shù)據(jù)緩沖區(qū)107 ECC數(shù)據(jù)塊 108主要數(shù)據(jù)
110 外部校驗碼 112 內(nèi)部校驗碼114 ECC解碼裝置 116 解擾頻器及EDC檢驗裝置118 ATAPI接口裝置 402 第一數(shù)據(jù)暫存介質(zhì)404 第二數(shù)據(jù)暫存介質(zhì)4021 第一暫存空間4022 第二暫存空間 4041 第三暫存空間4042 第四暫存空間 602 第一解擾頻器及EDC檢驗裝置604 第二解擾頻器及EDC檢驗裝置由圖3可知，ECC解碼裝置無論是進(jìn)行PI方向還是進(jìn)行PO方向的解碼，皆需先求出征候值。假設(shè)某方向更新前的數(shù)據(jù)為r(X)，更新后的數(shù)據(jù)為r′(X)，錯誤值為e(X)，則r′(X)＝r(X)+e(X)。
因此，糾錯后新的征候值可以下式表示Sk(r′)(X)=ΣN-1ri′αik=ΣN-1(ri+ei)αik=ΣN-1riαik+ΣN-1eiαik]]>＝Sk(r)(X)+Sk(e)(X)由上式可知，在進(jìn)行解碼時，將解碼前的征候值加上錯誤值的征候值，即可求出新的征候值。因此，在進(jìn)行糾錯的解碼操作前，先求出PI與PO方向的征候值，而進(jìn)行PI或PO方向解碼時，計算PI方向錯誤值的征候值并加上原PI方向的征候值即可求出新的PI方向的征候值；同理，計算PO方向錯誤值的征候值并加上原PO方向的征候值即可求出新的PO方向的征候值。亦即，不論何時，PI與PO方向的征候值皆對應(yīng)當(dāng)時更新后的ECC數(shù)據(jù)塊。
為使本發(fā)明的目的、特征和優(yōu)點能更明顯易懂，下文特舉三個優(yōu)選實施例，并配合附圖，作詳細(xì)說明如下請參考圖4，圖4是本發(fā)明的解碼系統(tǒng)第一實施例的方塊圖。圖4的解碼系統(tǒng)與圖1略為近似，其差異之處在于，圖4的數(shù)據(jù)緩沖區(qū)106內(nèi)僅暫存主要數(shù)據(jù)108；且EFM Plus解調(diào)裝置102直接將解調(diào)后的ECC數(shù)據(jù)塊輸出至ECC解碼裝置114；此外，ECC解碼裝置114另與第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404連接。如圖4所示，EFM Plus解調(diào)裝置102讀取盤片100上的數(shù)據(jù)并進(jìn)行解調(diào)操作后，便將產(chǎn)生的ECC數(shù)據(jù)塊輸出至ECC解碼裝置114，其中ECC數(shù)據(jù)塊亦如圖1，包含主要數(shù)據(jù)108、內(nèi)部校驗碼及外部校驗碼。然而，ECC解碼裝置114接收ECC數(shù)據(jù)塊后，僅將ECC數(shù)據(jù)塊中的主要數(shù)據(jù)108暫存于數(shù)據(jù)緩沖區(qū)106內(nèi)，并利用RS內(nèi)部碼及RS外部碼計算ECC數(shù)據(jù)塊PI及PO方向的征候值，將PI及PO方向征候值的運算結(jié)果分別暫存于第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404，而內(nèi)部校驗碼及外部校驗碼在征候值運算結(jié)束后便舍去不用。此外，ECC解碼裝置114利用第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404內(nèi)暫存的征候值，進(jìn)行PI與PO方向的解碼，并對ECC數(shù)據(jù)塊中的錯誤數(shù)據(jù)進(jìn)行糾正；此時不論是對哪一個方向進(jìn)行解碼，ECC解碼裝置114皆會同步計算PI與PO方向的征候值。然后，ECC解碼裝置114再將糾正后的PI與PO方向的征候值寫入第一數(shù)據(jù)暫存介質(zhì)402與第二數(shù)據(jù)暫存介質(zhì)404內(nèi)，同時亦將主要數(shù)據(jù)108中糾正的部分寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。由于PI與PO方向的征候值運算可對應(yīng)最新的ECC數(shù)據(jù)塊，且主機(jī)端所需的數(shù)據(jù)僅是主要數(shù)據(jù)108部分，因此，當(dāng)錯誤發(fā)生在內(nèi)部校驗碼或外部校驗碼時，并不需要更新內(nèi)部校驗碼或外部校驗碼部分，而只需更新PI與PO方向的征候值即可，因此便可舍去內(nèi)部校驗碼與外部校驗碼。當(dāng)ECC解碼裝置114完成ECC數(shù)據(jù)塊的糾錯后，解擾頻器及EDC檢驗裝置116讀取數(shù)據(jù)緩沖區(qū)106內(nèi)的主要數(shù)據(jù)108，并對其進(jìn)行解擾頻及EDC檢驗操作。待完成上述操作后，當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)106中的主要數(shù)據(jù)108時，通過ATAPI接口裝置118將主要數(shù)據(jù)108解擾頻后傳送給主機(jī)端。
請參考圖5，圖5是本發(fā)明的解碼系統(tǒng)第二實施例的方塊圖。圖5的結(jié)構(gòu)與圖4相似，兩者的差異如下圖4的第一數(shù)據(jù)暫存介質(zhì)402劃分為第一暫存空間4021與第二暫存空間4022，而第二數(shù)據(jù)存介質(zhì)404劃分為第三暫存空間4041與第四暫存空間4042；此外，EFM Plus解調(diào)裝置102將解調(diào)后的ECC數(shù)據(jù)塊輸出至征候值運算器502，接著，征候值運算器502將ECC數(shù)據(jù)塊中的主要數(shù)據(jù)108暫存于數(shù)據(jù)緩沖區(qū)106內(nèi)，并利用RS內(nèi)部碼及RS外部碼計算ECC數(shù)據(jù)塊PI及PO方向的征候值，將PI及PO方向征候值的運算結(jié)果分別暫存于第一暫存空間4021及第三暫存空間4041內(nèi)。第一暫存空間4021及第三暫存空間4041用于持續(xù)接收下一時間征候值運算器502計算出的ECC數(shù)據(jù)塊PI及PO方向的征候值。當(dāng)征候值運算器502接收完整個ECC數(shù)據(jù)塊后，第一暫存空間4021與第三暫存空間4041會將暫存的PI及PO方向征候值分別傳送至第二暫存空間4022與第四暫存空間4042，如此ECC解碼裝置114便可立即讀取第二暫存空間4022與第四暫存空間4042內(nèi)的征候值，并且在征候值運算器502接收完下一個ECC數(shù)據(jù)塊前，完成數(shù)據(jù)緩沖區(qū)106內(nèi)主要數(shù)據(jù)108的糾錯解碼操作。
由于解擾頻器及EDC檢驗裝置116讀取主要數(shù)據(jù)108的方向與ECC解碼裝置114相同，故解擾頻器及EDC檢驗裝置116亦可在ECC解碼裝置114對數(shù)據(jù)緩沖區(qū)內(nèi)的主要數(shù)據(jù)108進(jìn)行解碼操作時，同步進(jìn)行主要數(shù)據(jù)108的解擾頻及EDC檢驗操作。關(guān)于此點，請參考圖6。當(dāng)ECC解碼裝置114將主要數(shù)據(jù)108寫入數(shù)據(jù)緩沖區(qū)106時，該主要數(shù)據(jù)108亦輸入至第一解擾頻器及EDC檢驗裝置602以進(jìn)行解擾頻及EDC檢驗操作，后續(xù)進(jìn)行PO與PI方向的解碼操作時，主要數(shù)據(jù)108中已完成EDC檢驗操作的部分，即可略過，不用再解碼，如此可避免發(fā)生糾正錯誤的情形。而當(dāng)完成后續(xù)所進(jìn)行PO與PI方向的解碼操作后，第二解擾頻器及EDC檢驗裝置604將針對數(shù)據(jù)緩沖區(qū)106內(nèi)尚未完成EDC檢驗操作部分的主要數(shù)據(jù)108，再度進(jìn)行解擾頻及EDC檢驗操作。
為清楚說明圖6的方塊圖，圖7是圖6的解碼系統(tǒng)的解碼流程圖。其步驟如下首先，進(jìn)入步驟701，EFM Plus解調(diào)裝置102將解調(diào)后的ECC數(shù)據(jù)塊傳送至ECC解碼裝置114。其次，執(zhí)行步驟702，ECC解碼裝置114將ECC數(shù)據(jù)塊中的主要數(shù)據(jù)108暫存于數(shù)據(jù)緩沖區(qū)106內(nèi)，同時進(jìn)行第一次解擾頻及EDC檢驗操作，并利用RS內(nèi)部碼及RS外部碼計算PI及PO方向的征候值，將PI及PO方向征候值的運算結(jié)果分別暫存于第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404。之后，進(jìn)行步驟703，ECC解碼裝置114讀取第一數(shù)據(jù)暫存介質(zhì)402內(nèi)PI方向的征候值，進(jìn)行PI方向的解碼，并對整個ECC數(shù)據(jù)塊中尚未完成EDC檢驗操作的錯誤數(shù)據(jù)進(jìn)行糾正。緊接步驟703，進(jìn)行步驟704，ECC解碼裝置114將糾正后的PI與PO方向的征候值分別寫入第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404內(nèi)，同時亦將主要數(shù)據(jù)108中糾正的部分寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。接著，進(jìn)行步驟705，ECC解碼裝置114讀取第二數(shù)據(jù)暫存介質(zhì)404內(nèi)PO方向的征候值，進(jìn)行PO方向的解碼，并對整個ECC數(shù)據(jù)塊中尚未完成EDC檢驗操作的錯誤數(shù)據(jù)進(jìn)行糾正。緊接步驟705，進(jìn)行步驟706，ECC解碼裝置114將糾正后的PI與PO方向的征候值分別寫入第一數(shù)據(jù)暫存介質(zhì)402及第二數(shù)據(jù)暫存介質(zhì)404內(nèi)，同時亦將主要數(shù)據(jù)108中糾正的部分寫入數(shù)據(jù)緩沖區(qū)106內(nèi)。待完成步驟706后，依系統(tǒng)的需求設(shè)定可重復(fù)執(zhí)行PI與PO方向的解碼操作，以提高數(shù)據(jù)塊的糾正率。完成步驟706后，進(jìn)行步驟707，第二解擾頻器及EDC檢驗裝置604針對數(shù)據(jù)緩沖區(qū)106內(nèi)主要數(shù)據(jù)108中尚未完成EDC檢驗操作的部分，再度進(jìn)行解擾頻及EDC檢驗操作。待完成上述操作后，當(dāng)主機(jī)端要讀取數(shù)據(jù)緩沖區(qū)106內(nèi)的數(shù)據(jù)時，則進(jìn)行步驟708，通過ATAPI接口裝置118將解擾頻后的主要數(shù)據(jù)108傳送給主機(jī)端。
由圖4至圖7可知，本發(fā)明的解碼系統(tǒng)對整個ECC數(shù)據(jù)塊進(jìn)行解碼的過程中，ECC解碼裝置114在進(jìn)行PI與PO方向的糾錯解碼時，無需再從數(shù)據(jù)緩沖區(qū)106重復(fù)讀取主要數(shù)據(jù)，如此將大幅減少數(shù)據(jù)緩沖區(qū)的存取次數(shù)，且本發(fā)明的數(shù)據(jù)緩沖區(qū)只存放ECC數(shù)據(jù)塊中的主要數(shù)據(jù)108，故可使用較小容量的數(shù)據(jù)緩沖區(qū)。此外，本發(fā)明解碼系統(tǒng)所述的ECC解碼裝置是RSPC(Reed SolomonProduct Code)解碼演算框架。數(shù)據(jù)緩沖區(qū)106可為DRAM(動態(tài)隨機(jī)存取存儲器)，而第一數(shù)據(jù)暫存介質(zhì)402與第二數(shù)據(jù)暫存介質(zhì)404可為SRAM(靜態(tài)隨機(jī)存取存儲器)。與公知的解碼系統(tǒng)相比較，本發(fā)明的解碼系統(tǒng)僅增加二個數(shù)據(jù)暫存介質(zhì)，且完成EFM Plus解調(diào)后立即進(jìn)行ECC糾錯的解碼。無需提高解碼系統(tǒng)的時鐘脈沖，亦無需增加總線寬度，便可有效減少數(shù)據(jù)緩沖區(qū)的存取次數(shù)、縮短系統(tǒng)反應(yīng)時間、提高解碼系統(tǒng)的平行處理能力，進(jìn)而加快解碼系統(tǒng)的速度而達(dá)到高倍速DVD的效果。
綜上所述，雖然本發(fā)明已以三個優(yōu)選實施例作了如上描述，但是它們并非用于限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)以后附的權(quán)利要求書所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種盤片的解碼系統(tǒng)，用于接收該盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼系統(tǒng)包含解調(diào)裝置，用于接收該盤片的消息數(shù)據(jù)，并進(jìn)行解調(diào)操作以產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；數(shù)據(jù)緩沖區(qū)，用于暫存該主要數(shù)據(jù)；數(shù)據(jù)暫存介質(zhì)，用于暫存該ECC數(shù)據(jù)塊的PI與PO方向的征候值；ECC解碼裝置，用于進(jìn)行該ECC數(shù)據(jù)塊的糾錯解碼；第一解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并進(jìn)行解擾頻及EDC檢驗操作；第二解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)尚未完成EDC檢驗操作的該主要數(shù)據(jù)，再度進(jìn)行解擾頻及EDC檢驗操作；以及ATAPI接口裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
2.如權(quán)利要求1所述的解碼系統(tǒng)，其中該ECC解碼裝置從該解調(diào)裝置讀取該ECC數(shù)據(jù)塊，接著將該主要數(shù)據(jù)寫入該數(shù)據(jù)緩沖區(qū)，同時進(jìn)行第一次解擾頻及EDC檢驗操作，并利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入該數(shù)據(jù)暫存介質(zhì)；之后，該ECC解碼裝置讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值，以進(jìn)行PI方向的糾錯解碼，接著該ECC解碼裝置將糾正后的PI與PO方向的征候值寫入該數(shù)據(jù)暫存介質(zhì)內(nèi)，并將該主要數(shù)據(jù)中糾正的部分寫入該數(shù)據(jù)緩沖區(qū)內(nèi)；然后，該ECC解碼裝置讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值，以進(jìn)行PO方向的糾錯解碼，接著該ECC解碼裝置將糾正后的PI與PO方向的征候值寫入該數(shù)據(jù)暫存介質(zhì)內(nèi)，并將該主要數(shù)據(jù)中糾正的部分寫入該數(shù)據(jù)緩沖區(qū)內(nèi)，而當(dāng)該ECC解碼裝置完成糾錯解碼后，該第二解擾頻器及EDC檢驗裝置將針對數(shù)據(jù)緩沖區(qū)內(nèi)主要數(shù)據(jù)中尚未完成EDC檢驗操作的部分，再度進(jìn)行解擾頻及EDC檢驗操作。
3.如權(quán)利要求1所述的解碼系統(tǒng)，其中該解調(diào)裝置是將具有16個信道位的碼字解調(diào)為8位的數(shù)據(jù)符號。
4.如權(quán)利要求1所述的解碼系統(tǒng)，其中該ECC解碼裝置是RSPC的解碼演算框架。
5.如權(quán)利要求1所述的解碼系統(tǒng)，其中該數(shù)據(jù)緩沖區(qū)可為DRAM。
6.如權(quán)利要求1所述的解碼系統(tǒng)，其中該數(shù)據(jù)暫存介質(zhì)可為SRAM。
7.如權(quán)利要求1所述的解碼系統(tǒng)，其中該數(shù)據(jù)暫存介質(zhì)被劃為兩個存儲區(qū)，以分別存儲該ECC數(shù)據(jù)塊PI及PO方向的征候值。
8.一種盤片的解碼方法，用于接收盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼方法包含(1)讀取該盤片的消息數(shù)據(jù)至解調(diào)裝置，該解調(diào)裝置將消息數(shù)據(jù)進(jìn)行解調(diào)操作，產(chǎn)生ECC數(shù)據(jù)塊，其中該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；(2)讀取該ECC數(shù)據(jù)塊至ECC解碼裝置；(3)寫入該ECC塊中的該主要數(shù)據(jù)至數(shù)據(jù)緩沖區(qū)，同時進(jìn)行第一次解擾頻及EDC檢驗操作，并利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入數(shù)據(jù)暫存介質(zhì)；(4)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值至該ECC解碼裝置，以進(jìn)行PI方向的糾錯解碼；(5)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(6)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值至該ECC解碼裝置，以進(jìn)行PO方向的糾錯解碼；(7)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(8)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)該主要數(shù)據(jù)中未完成EDC檢驗操作的部分至第二解擾頻器及EDC檢驗裝置，再度進(jìn)行解擾頻及EDC檢驗操作；以及(9)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)至ATAPI接口裝置，將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
9.如權(quán)利要求8所述的解碼方法，其中該解調(diào)裝置將具有16個信道位的碼字解調(diào)為8位的數(shù)據(jù)符號。
10.如權(quán)利要求8所述的解碼方法，其中該ECC解碼裝置是RSPC的解碼演算框架。
11.如權(quán)利要求8所述的解碼方法，其中該數(shù)據(jù)緩沖區(qū)可為DRAM。
12.如權(quán)利要求8所述的解碼方法，其中該數(shù)據(jù)暫存介質(zhì)可為SRAM。
13.如權(quán)利要求8所述的解碼方法，其中該數(shù)據(jù)暫存介質(zhì)被劃為兩個存儲區(qū)，以分別存儲該ECC數(shù)據(jù)塊PI及PO方向的征候值。
14.一種盤片的解碼系統(tǒng)，用于接收該盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼系統(tǒng)包含解調(diào)裝置，用于接收該盤片的消息數(shù)據(jù)，并進(jìn)行解調(diào)操作以產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；數(shù)據(jù)緩沖區(qū)，用于暫存該主要數(shù)據(jù)；數(shù)據(jù)暫存介質(zhì)，用于暫存該ECC數(shù)據(jù)塊的PI與PO方向的征候值；ECC解碼裝置，用于進(jìn)行該ECC數(shù)據(jù)塊的糾錯解碼；解擾頻器及EDC檢驗裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并進(jìn)行解擾頻及EDC檢驗操作；以及ATAPI接口裝置，用于讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)，并將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
15.如權(quán)利要求14所述的解碼系統(tǒng)，其中該ECC解碼裝置從該解調(diào)裝置讀取該ECC數(shù)據(jù)塊，接著將該主要數(shù)據(jù)寫入該數(shù)據(jù)緩沖區(qū)，并利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入該數(shù)據(jù)暫存介質(zhì)；之后，該ECC解碼裝置讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值，以進(jìn)行PI方向的糾錯解碼，接著該ECC解碼裝置將糾正后的PI與PO方向的征候值寫入該數(shù)據(jù)暫存介質(zhì)內(nèi)，并將該主要數(shù)據(jù)中糾正的部分寫入該數(shù)據(jù)緩沖區(qū)內(nèi)；然后，該ECC解碼裝置讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值，以進(jìn)行PO方向的糾錯解碼，接著該ECC解碼裝置將糾正后的PI與PO方向的征候值寫入該數(shù)據(jù)暫存介質(zhì)內(nèi)，并將該主要數(shù)據(jù)中糾正的部分寫入該數(shù)據(jù)緩沖區(qū)內(nèi)，而當(dāng)該ECC解碼裝置完成糾錯解碼后，該解擾頻器及EDC檢驗裝置將對數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)進(jìn)行解擾頻及EDC檢驗操作。
16.如權(quán)利要求14所述的解碼系統(tǒng)，其中該解調(diào)裝置將具有16個信道位的碼字解調(diào)為8位的數(shù)據(jù)符號。
17.如權(quán)利要求14所述的解碼系統(tǒng)，其中該ECC解碼裝置是RSPC的解碼演算框架。
18.如權(quán)利要求14所述的解碼系統(tǒng)，其中該數(shù)據(jù)緩沖區(qū)可為DRAM。
19.如權(quán)利要求14所述的解碼系統(tǒng)，其中該數(shù)據(jù)暫存介質(zhì)可為SRAM。
20.如權(quán)利要求14所述的解碼系統(tǒng)，其中該數(shù)據(jù)暫存介質(zhì)被劃為兩個存儲區(qū)，以分別存儲該ECC數(shù)據(jù)塊PI及PO方向的征候值。
21.一種盤片的解碼方法，用于接收盤片的消息數(shù)據(jù)并執(zhí)行解碼操作，該解碼方法包含(1)讀取該盤片的消息數(shù)據(jù)至解調(diào)裝置，該解調(diào)裝置將該消息數(shù)據(jù)進(jìn)行解調(diào)操作，產(chǎn)生ECC數(shù)據(jù)塊，該ECC數(shù)據(jù)塊包含主要數(shù)據(jù)、內(nèi)部校驗碼及外部校驗碼，且該主要數(shù)據(jù)加上該外部校驗碼合起來稱為RS外部碼，而該主要數(shù)據(jù)加上該外部校驗碼與該內(nèi)部校驗碼合起來稱為RS內(nèi)部碼；(2)讀取該ECC數(shù)據(jù)塊至ECC解碼裝置；(3)寫入該ECC塊中的該主要數(shù)據(jù)至數(shù)據(jù)緩沖區(qū)，同時利用該RS內(nèi)部碼及該RS外部碼計算該ECC數(shù)據(jù)塊PI與PO方向的征候值，再將計算結(jié)果寫入數(shù)據(jù)暫存介質(zhì)；(4)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PI方向的征候值至該ECC解碼裝置，以進(jìn)行PI方向的糾錯解碼；(5)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(6)讀取該數(shù)據(jù)暫存介質(zhì)內(nèi)PO方向的征候值至該ECC解碼裝置，以進(jìn)行PO方向的糾錯解碼；(7)糾正該數(shù)據(jù)暫存介質(zhì)內(nèi)PI與PO方向的征候值，并寫入該主要數(shù)據(jù)中糾正的部分至該數(shù)據(jù)緩沖區(qū)內(nèi)；(8)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)已糾正過的該主要數(shù)據(jù)至解擾頻器及EDC檢驗裝置以進(jìn)行解擾頻及EDC檢驗操作；以及(9)讀取該數(shù)據(jù)緩沖區(qū)內(nèi)的該主要數(shù)據(jù)至ATAPI接口裝置，將該主要數(shù)據(jù)解擾頻后輸出至主機(jī)端。
22.如權(quán)利要求21所述的解碼方法，其中該解調(diào)裝置將具有16個信道位的碼字解調(diào)為8位的數(shù)據(jù)符號。
23.如權(quán)利要求21所述的解碼方法，其中該ECC解碼裝置是RSPC的解碼演算框架。
24.如權(quán)利要求21所述的解碼方法，其中該數(shù)據(jù)緩沖區(qū)可為DRAM。
25.如權(quán)利要求21所述的解碼方法，其中該數(shù)據(jù)暫存介質(zhì)可為SRAM。
26.如權(quán)利要求21所述的解碼方法，其中該數(shù)據(jù)暫存介質(zhì)被劃為兩個存儲區(qū)，以分別存儲該ECC數(shù)據(jù)塊PI及PO方向的征候值。
全文摘要
本發(fā)明提供一種盤片的解碼系統(tǒng)及其方法,用于接收盤片的消息數(shù)據(jù)并執(zhí)行解碼操作,本發(fā)明無需提高解碼系統(tǒng)的時鐘脈沖,亦不增加總線的寬度,只需對解碼系統(tǒng)的結(jié)構(gòu)稍作改變,便可減少解碼系統(tǒng)的各模塊對數(shù)據(jù)緩沖區(qū)的存取次數(shù)。因此,本發(fā)明可提高解碼系統(tǒng)的平行處理能力,使解碼系統(tǒng)的速度上升,進(jìn)而達(dá)到高倍速光盤機(jī)的效果。
文檔編號G11B20/18GK1361529SQ00137499
公開日2002年7月31日 申請日期2000年12月28日 優(yōu)先權(quán)日2000年12月28日
發(fā)明者謝嘉鴻 申請人:揚智科技股份有限公司