專利名稱：具有動(dòng)態(tài)耦合的寫磁頭電流阻尼電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有動(dòng)態(tài)耦合的寫磁頭電流阻尼電路和方法。具體地講，本發(fā)明是涉及如下的寫磁頭電流阻尼電路和方法，它們能將寫驅(qū)動(dòng)電路中的高頻振鈴減至最小，由此在驅(qū)動(dòng)所述寫磁頭的寫電流保持最大的同時(shí)將瞬態(tài)響應(yīng)期間的電流超調(diào)減至最小。
圖2所示等效于

圖1的寫驅(qū)動(dòng)電路100，包括寫驅(qū)動(dòng)器6和所述的寫磁頭/電纜10，其中，驅(qū)動(dòng)器6是所述的電源，負(fù)載10由所述的寫磁頭和電纜組成。電壓源Vs是所述寫驅(qū)動(dòng)器6的輸出電壓，Vo(s)是負(fù)載10兩端的電壓。Zs是寫驅(qū)動(dòng)器6的輸出阻抗。通常，所述電纜的作用是使所述的寫驅(qū)動(dòng)器6和寫磁頭相耦合，這樣電源便可以從Vs提供給該寫磁頭。Cc代表該電纜的電容。Rh和Lh分別代表該寫磁頭的電阻和電感、也即電抗。為了簡(jiǎn)化闡述，電源的阻抗Zs是一種電阻Rs，于是對(duì)圖2所示的寫驅(qū)動(dòng)電路的電路分析結(jié)果為Vo(s)得出如下述等式(等式1)Vo(s)=(Rh/(Rh+Rs))*[1+(Lh/Rh)]s1+[RsRhCc/(Rs+Rh)+Lh/(Rs+Rh)]s+[RsRhCc/(Rs+Rh)]s2*Vs]]>
右側(cè)的分母表示二階系統(tǒng)，其中阻尼因子與一次項(xiàng)的系數(shù)[RsRhCc/(Rs+Rh)+Lh/(Rs+Rh)]成正比。所述耦合電纜的電抗必定會(huì)在瞬態(tài)響應(yīng)期間引入高頻振鈴，由此便在負(fù)載電流瞬態(tài)響應(yīng)中造成超調(diào)。這正如圖5中波形20的電流超調(diào)20a和20b所示。波形20表示交變地施加在所述磁頭上的寫驅(qū)動(dòng)信號(hào)，它通常包括一個(gè)瞬態(tài)期和一個(gè)穩(wěn)態(tài)期，其中數(shù)據(jù)在穩(wěn)態(tài)期寫入。如波形20所示，上述阻尼因子對(duì)最小化超調(diào)的作用很小。
為適應(yīng)磁帶速度的加快和/或數(shù)據(jù)寫能力的提高，在應(yīng)用中常常要求較小的電流上升時(shí)間，本領(lǐng)域中已知的解決方案是減小所述電纜的電感。但是，較低的電感會(huì)導(dǎo)致所述阻尼因子變小，因而導(dǎo)致超調(diào)增加。
已知有多種電流阻尼電路可以用在寫電路中使超調(diào)減至最小。圖3的等效寫驅(qū)動(dòng)電路就示出了這樣一種技術(shù)。在此，將阻尼電阻RD并聯(lián)在所述的寫磁頭上。電源電阻RS和電源電壓VS的最終修正結(jié)果(根據(jù)上面的等式1)為RS用RS(RD(RD+RS))代替，VS用VS(RD/(RD+RS))代替。
應(yīng)當(dāng)指出，RS和VS二者均由于RD的引入而得到減小。RS的減小使所述阻尼因子[RsRhCc/(Rs+Rh)+Lh/(Rs+Rh)]中的項(xiàng)Lh/(Rs+Rh)增加。還應(yīng)指出，由于RS遠(yuǎn)大于Rh而且RS同時(shí)存在于分子與分母中，所以RD對(duì)項(xiàng)RsRhCc/(Rs+Rh)的影響并不明顯。當(dāng)阻尼因子的這種增大有效地降低超調(diào)時(shí)，在上述等式1中使VS降低的阻尼電阻也成為了所述驅(qū)動(dòng)電路的負(fù)載，于是所述寫磁頭可利用的電流便隨之減小。這種情況如圖5中下降的DC電流驅(qū)動(dòng)波形24所示。這種后果的一種解決方案是增加所述寫驅(qū)動(dòng)器的驅(qū)動(dòng)能力，以便應(yīng)付所述阻尼電阻這個(gè)附加負(fù)載。該解決方案要求必須增加所述寫驅(qū)動(dòng)器的驅(qū)動(dòng)能力，但事實(shí)上并不是總能如此。而且，該驅(qū)動(dòng)器所提供的多余功率并不是被寫磁頭所利用，而是作為熱量散發(fā)掉。
通過(guò)上述討論，這些技術(shù)顯然不能使寫信號(hào)的超調(diào)特性降至最小且同時(shí)又不在所述寫驅(qū)動(dòng)電路上施加不必要的負(fù)載。
在一種實(shí)施方案中，本發(fā)明提供了一種寫磁頭電流阻尼電路。該電路包括一條與寫磁頭相耦合的寫磁頭電纜，由該寫磁頭和電纜接收寫信號(hào)。該電路還包括一個(gè)包含有阻尼元件的阻尼電路。優(yōu)選地，在所述寫信號(hào)的瞬態(tài)期，該阻尼電路能很好地將所述阻尼元件耦合到寫磁頭上，而且還能在該寫信號(hào)的穩(wěn)態(tài)期將該阻尼元件同寫磁頭去耦。
在另一種實(shí)施方案中，本發(fā)明還提供了一種寫磁頭電流阻尼電路，該電路包括一個(gè)定義了電抗負(fù)載的寫磁頭；與該寫磁頭相耦合的寫磁頭電纜，該電纜定義了一個(gè)阻抗性負(fù)載；以及一個(gè)與該寫磁頭相耦合的阻尼電路，該阻尼電路在該寫磁頭和電纜的瞬態(tài)響應(yīng)期間給所述的寫信號(hào)定義了一個(gè)阻尼負(fù)載，而且在該寫磁頭和電纜的穩(wěn)態(tài)期定義了一個(gè)開路。
在方法方面，本發(fā)明提供了一種用于抑制寫磁頭瞬態(tài)響應(yīng)的方法，包括如下步驟向?qū)懘蓬^提供寫信號(hào)；在該寫信號(hào)的瞬態(tài)期將所述阻尼元件耦合到所述的寫磁頭上；而且在所述寫信號(hào)的穩(wěn)態(tài)期將所述阻尼元件同所述的寫磁頭去耦。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，雖然下面的詳細(xì)闡述參照的是優(yōu)選的實(shí)施方案和使用方法，但本發(fā)明并不局限于這些優(yōu)選的實(shí)施方案和使用方法。本發(fā)明只受附屬權(quán)利要求書的限制。
當(dāng)電源電壓從低態(tài)切換為VS時(shí)，電流Ic將流經(jīng)所述阻尼電容CD以便為該電容充電，并流經(jīng)阻尼電阻RD，于是象參照?qǐng)D3所述的一樣抑制了所述的超調(diào)。本領(lǐng)域技術(shù)人員都知道，流經(jīng)CD的該電流可以用Ic＝CD(dVc/dt)表示。當(dāng)該阻尼電容兩端的VC處于上升時(shí)，dV/dt＞0，于是允許電流Ic流經(jīng)該電容CD和阻尼電阻RD。當(dāng)VC達(dá)到由DC電源電壓VS所確定的穩(wěn)態(tài)電壓時(shí)，dV/dt趨于0。而且，Ic＝CD(dVc/dt)＝0，該阻尼電路12中沒(méi)有電流通過(guò)，同時(shí)消除了該電路中RD的阻尼作用。所以在穩(wěn)態(tài)時(shí)，圖4的電路類似于圖2的電路。
同樣，由于在瞬態(tài)期后去掉了所述的阻尼電阻RD，所以在穩(wěn)態(tài)期間有最大的DC驅(qū)動(dòng)電流被送至寫磁頭10。于是當(dāng)電源電壓從VS切換至低態(tài)時(shí)，VC減小，dVc/dt增加，電流Ic由此增加，用阻尼電阻RD來(lái)抑制所述的超調(diào)。當(dāng)VS達(dá)到DC低態(tài)時(shí)，該電路回到穩(wěn)態(tài)，阻尼電路11開路，并且用最大電流驅(qū)動(dòng)寫磁頭10。有利的是，在穩(wěn)態(tài)響應(yīng)期間阻尼電容CD起到了電壓源的作用，這樣便額外提供了與RD成正比的寫驅(qū)動(dòng)電流。
圖5是圖2、3和4的電路的一組電路仿真圖。信號(hào)20、22和24分別代表圖2、3和4所示電路的數(shù)據(jù)寫信號(hào)的響應(yīng)(VOS)。這些信號(hào)均包括瞬態(tài)響應(yīng)期26和穩(wěn)態(tài)期或?qū)憯?shù)據(jù)期28。如圖所示，當(dāng)所述負(fù)載10工作在恒定DC電流的任一極性時(shí)，它便處于穩(wěn)態(tài)。信號(hào)20(圖2)描述的是一種欠阻尼響應(yīng)，它在瞬態(tài)響應(yīng)期具有最大的超調(diào)20a。信號(hào)22(圖3)描述的是帶有阻尼的超調(diào)，但穩(wěn)態(tài)期間的寫電流已得到減弱。信號(hào)24表示的是本發(fā)明的電路(圖5)響應(yīng)，與信號(hào)20相比，超調(diào)已基本消除。于是該穩(wěn)態(tài)值幾乎等于信號(hào)20的穩(wěn)態(tài)值，也就是說(shuō)在穩(wěn)態(tài)期間無(wú)負(fù)載。
所以，本發(fā)明顯然解決了上述寫磁頭驅(qū)動(dòng)電路的缺陷。重要的是，由于用所述的阻尼電路12減少了所述數(shù)據(jù)寫信號(hào)的超調(diào)部分，因而實(shí)現(xiàn)了更快的切換速度和更強(qiáng)的寫數(shù)據(jù)能力。本領(lǐng)域技術(shù)人員應(yīng)知道可以對(duì)本發(fā)明做大量的改進(jìn)。例如，所述感性負(fù)載CD可包括兩個(gè)或更多個(gè)串聯(lián)或并聯(lián)的電容元件。同樣，所述電阻負(fù)載RD可包括一個(gè)或多個(gè)電阻元件和/或電抗元件。
也可以采用其它改進(jìn)方法。例如，雖然附圖中并未示出，但所述阻尼電容CD還可以用可控開關(guān)來(lái)代替，這種開關(guān)在瞬態(tài)期被控制為導(dǎo)通(如導(dǎo)電)，且在穩(wěn)態(tài)期被控制為斷開(如不導(dǎo)電)。而且，本發(fā)明的阻尼電路12顯然也可用更復(fù)雜的無(wú)源網(wǎng)絡(luò)或含有非線性元件的網(wǎng)絡(luò)代替。這些和其它的改進(jìn)方案均屬于只由下述權(quán)利要求書限定的本發(fā)明精神和范圍之內(nèi)。
權(quán)利要求
1.一種寫磁頭電流阻尼電路，包括一條與寫磁頭相耦合的寫磁頭電纜，由所述的寫磁頭和所述的電纜接收寫信號(hào)；一個(gè)包含有阻尼元件的阻尼電路，所述阻尼電路適用于在所述寫信號(hào)的瞬態(tài)期將所述阻尼元件耦合到所述的寫磁頭上，并適用于在所述寫信號(hào)的穩(wěn)態(tài)期將所述阻尼元件同所述的寫磁頭去耦。
2.如權(quán)利要求1所述的電路，其中，所述阻尼電路包括串聯(lián)的至少一個(gè)電阻和至少一個(gè)電容。
3.如權(quán)利要求2所述的電路，其中，所述電容在所述瞬態(tài)期將所述電阻耦合到所述的寫磁頭上，并在所述穩(wěn)態(tài)期將所述的電阻去耦。
4.如權(quán)利要求1所述的電路，還包括一個(gè)向所述電纜和所述寫磁頭提供所述寫信號(hào)的寫驅(qū)動(dòng)電路。
5.如權(quán)利要求1所述的電路，其中，所述阻尼電路包括一個(gè)與所述阻尼元件相耦合的開關(guān)。
6.如權(quán)利要求5所述的電路，其中，所述開關(guān)被控制用來(lái)在所述瞬態(tài)期將所述阻尼元件耦合到所述的寫磁頭上，并在所述穩(wěn)態(tài)期將所述阻尼元件同所述的寫磁頭去耦。
7.如權(quán)利要求1所述的電路，其中，所述電纜和所述寫磁頭的等效電路分別包括一個(gè)與電抗負(fù)載相耦合的感性負(fù)載。
8.如權(quán)利要求1所述的電路，其中，所述寫信號(hào)包括一個(gè)交變極性的DC信號(hào)，而且其中，所述變換極性之間的過(guò)渡段定義了所述的瞬態(tài)期。
9.如權(quán)利要求1所述的電路，其中，所述阻尼元件在所述瞬態(tài)期減小所述寫信號(hào)的超調(diào)值。
10.如權(quán)利要求1所述的電路，其中，所述穩(wěn)態(tài)期定義了所述寫信號(hào)的寫數(shù)據(jù)期。
11.一種寫磁頭電流阻尼電路，包括一個(gè)定義了電抗負(fù)載的寫磁頭，；一條與所述寫磁頭相耦合的寫磁頭電纜，它定義了阻抗性負(fù)載；一個(gè)與所述寫磁頭相耦合的阻尼電路，它在所述寫磁頭和電纜的瞬態(tài)響應(yīng)期間給寫信號(hào)定義了一個(gè)阻尼負(fù)載，并在所述寫磁頭和電纜的穩(wěn)態(tài)期定義了一個(gè)開路。
12.如權(quán)利要求11所述的電路，其中，所述阻尼負(fù)載包括串聯(lián)的至少一個(gè)電阻和至少一個(gè)電容。
13.如權(quán)利要求12所述的電路，其中，所述電容在所述的瞬態(tài)期將所述電阻耦合到所述的寫磁頭上，并在所述穩(wěn)態(tài)期將所述的電阻去耦。
14.如權(quán)利要求11所述的電路，還包括一個(gè)向所述電纜和寫磁頭提供所述寫信號(hào)的寫驅(qū)動(dòng)電路。
15.如權(quán)利要求11所述的電路，其中，所述阻尼負(fù)載包括一個(gè)與所述阻尼元件相耦合的開關(guān)。
16.如權(quán)利要求15所述的電路，其中，所述開關(guān)被控制用來(lái)在所述瞬態(tài)期將所述阻尼負(fù)載耦合到所述的寫磁頭上，并在所述穩(wěn)態(tài)期將所述阻尼負(fù)載同所述的寫磁頭去耦。
17.如權(quán)利要求11所述的電路，其中，所述電纜和所述寫磁頭的等效電路分別包括一個(gè)與電抗負(fù)載相耦合的感性負(fù)載。
18.如權(quán)利要求11所述的電路，其中，所述寫信號(hào)包括一個(gè)交變極性的DC信號(hào)，而且其中，所述變換極性之間的過(guò)渡段定義了所述的瞬態(tài)期。
19.如權(quán)利要求11所述的電路，其中，所述阻尼元件在所述瞬態(tài)期基本上消除了所述寫信號(hào)的超調(diào)值。
20.如權(quán)利要求11所述的電路，其中，所述穩(wěn)態(tài)期定義了所述寫信號(hào)的寫數(shù)據(jù)期。
21.一種用于抑制寫磁頭瞬態(tài)響應(yīng)的方法，包括如下步驟向?qū)懘蓬^提供寫信號(hào)；在所述寫信號(hào)的瞬態(tài)期將阻尼元件耦合到所述的寫磁頭上；以及在所述寫信號(hào)的穩(wěn)態(tài)期將所述阻尼元件同所述的寫磁頭去耦。
全文摘要
所提供的寫磁頭電路具有改進(jìn)的瞬態(tài)和穩(wěn)態(tài)響應(yīng)。該電路包括一個(gè)動(dòng)態(tài)耦合的阻尼電路,該阻尼電路在寫信號(hào)的瞬態(tài)期與所述寫磁頭相耦合,以便大大減少或消除由寫磁頭電纜所產(chǎn)生的超調(diào)。在穩(wěn)態(tài)期或?qū)憯?shù)據(jù)期,將該阻尼電路同所述的寫磁頭去耦,以防止在該寫磁頭上加上不必要的負(fù)載。在優(yōu)選實(shí)施方案中,所述阻尼電路包括一個(gè)與電容串聯(lián)的電阻,而且所述阻尼電路被并聯(lián)地耦合到所述的寫磁頭上。所述電阻大大減少了施加給所述寫磁頭的寫信號(hào)超調(diào),而所述電容則在穩(wěn)態(tài)期或?qū)憯?shù)據(jù)期將該電阻同所述的寫磁頭去耦。
文檔編號(hào)G11B5/02GK1348168SQ01141268
公開日2002年5月8日 申請(qǐng)日期2001年10月11日 優(yōu)先權(quán)日2000年10月12日
發(fā)明者J·E·馬姆伯格, L·L·特雷特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司