專(zhuān)利名稱(chēng)：具有可選擇的時(shí)鐘端接的同步存儲(chǔ)器模塊與存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)，詳細(xì)講，涉及具有可選擇的時(shí)鐘端接的同步存儲(chǔ)器模塊以及存儲(chǔ)器系統(tǒng)。
近年來(lái)，對(duì)業(yè)經(jīng)改進(jìn)的存儲(chǔ)器系統(tǒng)速度/性能的需求已經(jīng)促進(jìn)了同步SRAM與同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)的發(fā)展。特別是在最近，已經(jīng)提出并開(kāi)發(fā)了所謂的雙數(shù)據(jù)率(DDR)SDRAM存儲(chǔ)器模塊。該DDR-SDRAM按照給定的系統(tǒng)時(shí)鐘速度有效地把數(shù)據(jù)吞吐量提高了一倍。凡此種種的進(jìn)步可望由于采用更高時(shí)鐘速度(例如166MHz或更高的時(shí)鐘速度)的DDR-SDRAM而得以繼續(xù)。在JEDEC標(biāo)準(zhǔn)出版物中可以找到有關(guān)SDRAM與DDR-SDRAM的討論。涵蓋該技術(shù)背景的另一本參考書(shū)籍是Betty Prince撰寫(xiě)的，由Wiley&Sons(1999)出版的《高性能存儲(chǔ)器》(High performance Memories)。
同步存儲(chǔ)器系統(tǒng)的一個(gè)主要特點(diǎn)是在與該存儲(chǔ)器系統(tǒng)的分立存儲(chǔ)器模塊進(jìn)行的直接通信中存在著一個(gè)時(shí)鐘或時(shí)鐘緩沖源。在美國(guó)專(zhuān)利5,896,346；6,043,694；以及6,081,862中對(duì)這種系統(tǒng)的一些方面給以公開(kāi)，在這里引為參考。在美國(guó)1999年1月29日提出的09/240,647號(hào)美國(guó)專(zhuān)利申請(qǐng)中對(duì)其他方面給予公開(kāi)，現(xiàn)在，在這里引為參考。
DDR存儲(chǔ)器模塊，例如184針的DIMM(雙列直插式存儲(chǔ)器模塊)與200針的SO DIMM，現(xiàn)在包括一個(gè)被證明在小功率及低針數(shù)(控制器)應(yīng)用中并非最佳的差分時(shí)鐘端接設(shè)計(jì)。此外，經(jīng)過(guò)改進(jìn)的時(shí)鐘驅(qū)動(dòng)器的出現(xiàn)和寄存式DIMM(具有板上時(shí)鐘再生功能)的廣泛采用已經(jīng)創(chuàng)造了新的系統(tǒng)時(shí)鐘控制的可能，如果允許采用備用模塊/系統(tǒng)時(shí)鐘端接的解決方法，則該機(jī)會(huì)可改進(jìn)整個(gè)系統(tǒng)的時(shí)間分配上的安排?？上В瑢?duì)新出現(xiàn)的存儲(chǔ)器模塊與正在使用的設(shè)計(jì)之間反向兼容性的需求限制了廠商開(kāi)發(fā)能夠利用這些新的機(jī)會(huì)的新穎/獨(dú)特模塊的能力，除非保持反向兼容的一些裝置得以保留。
這樣，對(duì)于保持同一存儲(chǔ)器系統(tǒng)中存儲(chǔ)器模塊間兼容性的方法，更詳細(xì)地講，對(duì)于既含有SDRAM DIMM又含有DDR-SDRAM DIMM的存儲(chǔ)器系統(tǒng)，存在著需求。對(duì)用于改進(jìn)時(shí)鐘信號(hào)管理靈活性的設(shè)計(jì)/方法也存在著需求。
一方面，本發(fā)明包括具有一個(gè)可選擇的系統(tǒng)級(jí)時(shí)鐘端接的一個(gè)存儲(chǔ)器部件。該可選擇的時(shí)鐘端接可定位于時(shí)鐘網(wǎng)中所要的任何點(diǎn)上(例如在一個(gè)時(shí)鐘網(wǎng)的一個(gè)端部或其附近，在一個(gè)時(shí)鐘網(wǎng)的一個(gè)分流點(diǎn)上，等)。該可選擇性最好由用于啟動(dòng)和/或禁止時(shí)鐘端接的一個(gè)或多個(gè)開(kāi)關(guān)提供。這類(lèi)開(kāi)關(guān)最好是與該存儲(chǔ)器部件上的一個(gè)管腳連接的一個(gè)FET開(kāi)關(guān)。該存儲(chǔ)器部件最好既允許運(yùn)行于具有單點(diǎn)端接時(shí)鐘網(wǎng)(single drop end-terminated clock net)的系統(tǒng)中又允許運(yùn)行于具有多點(diǎn)時(shí)鐘網(wǎng)(multi-dropclock net)的系統(tǒng)中，而其中的時(shí)鐘端接方法最好從由(i)單端端接，(ii)源串聯(lián)端接，和(iii)源電容端接組成的組中選出。
本發(fā)明還包括存儲(chǔ)器系統(tǒng)，尤其是能使用具有可選擇的時(shí)鐘端接的存儲(chǔ)器部件的同步存儲(chǔ)器系統(tǒng)。
本發(fā)明還包括一個(gè)存儲(chǔ)器控制器，該控制器有一個(gè)檢測(cè)電路用以確定所使用的存儲(chǔ)器時(shí)鐘端接的類(lèi)型，借此來(lái)調(diào)整時(shí)鐘驅(qū)動(dòng)使之適合于該端接方法。本發(fā)明還包括一個(gè)存儲(chǔ)器系統(tǒng)，該系統(tǒng)包括與具有一個(gè)可選擇的系統(tǒng)級(jí)時(shí)鐘端接的一個(gè)存儲(chǔ)器部件組合的該存儲(chǔ)器控制器。
本發(fā)明還有包括多于一個(gè)時(shí)鐘端接方法的存儲(chǔ)器模塊，從而，該時(shí)鐘端接允許多個(gè)存儲(chǔ)器部件共享一個(gè)公用的時(shí)鐘對(duì)或者與每個(gè)存儲(chǔ)器部件獨(dú)有的時(shí)鐘對(duì)一起運(yùn)行。時(shí)鐘端接方法最好通過(guò)該存儲(chǔ)器部件的一個(gè)控制信號(hào)(例如，該存儲(chǔ)器部件上的Vdd，VddQ或接地腳)來(lái)選擇。該存儲(chǔ)器模塊以是一個(gè)DDR存儲(chǔ)器模塊為好，更好是一個(gè)168-200針的DIMM。
本發(fā)明還有包括多于一個(gè)時(shí)鐘端接方法的存儲(chǔ)器子系統(tǒng)，從而，該時(shí)鐘端接允許多個(gè)存儲(chǔ)器部件共享一個(gè)公用的時(shí)鐘對(duì)或者與每個(gè)存儲(chǔ)部件獨(dú)有的時(shí)鐘對(duì)一起運(yùn)行。最好是，把一個(gè)FET開(kāi)關(guān)整合到該子系統(tǒng)的一個(gè)時(shí)鐘網(wǎng)中以啟動(dòng)或禁止該存儲(chǔ)部件上的時(shí)鐘端接。該存儲(chǔ)器子系統(tǒng)最好有能力通過(guò)被集成到一條時(shí)鐘路徑中的一個(gè)FET開(kāi)關(guān)使一個(gè)或多個(gè)時(shí)鐘被禁止。
下面對(duì)本發(fā)明的各個(gè)方面作更為詳細(xì)的描述。
圖2是使用無(wú)緩沖DIMM的一個(gè)存儲(chǔ)器系統(tǒng)的布局示意圖。
圖3是可用于

圖1存儲(chǔ)器系統(tǒng)使用的一個(gè)184針寄存式DDR DIMM時(shí)鐘信號(hào)布線(網(wǎng))布局示意圖。
圖4是用于圖2的存儲(chǔ)器系統(tǒng)使用的一個(gè)無(wú)緩沖的184針DDRDIMM時(shí)鐘信號(hào)布線(網(wǎng))的布局示意圖。
圖5是本發(fā)明的一個(gè)實(shí)施例的布局示意圖，這里，圖3的寄存式DIMM的布局已被修改，加上了具有驅(qū)動(dòng)DIMM默認(rèn)時(shí)鐘端接狀態(tài)的可選擇時(shí)鐘端接。
圖6是本發(fā)明的一個(gè)實(shí)施例的布局示意圖，這里，圖3的寄存式DIMM的布局已被修改，加上了由存儲(chǔ)器系統(tǒng)驅(qū)動(dòng)的可選擇時(shí)鐘端接。
圖7是本發(fā)明的一個(gè)實(shí)施例的布局示意圖，這里，圖4的無(wú)緩沖DIMM的布局已被修改，加上了由存儲(chǔ)器系統(tǒng)驅(qū)動(dòng)的可選擇時(shí)鐘端接。
圖8是本發(fā)明的一個(gè)實(shí)施例的布局示意圖，這里，圖3的寄存式DIMM的布局已被修改，在時(shí)鐘網(wǎng)的多個(gè)點(diǎn)上加上了可選擇的時(shí)鐘端接，以降低接頭長(zhǎng)度(Stub length)。
參見(jiàn)附圖，圖1示出使用寄存式DIMM40的存儲(chǔ)器系統(tǒng)10的布局示意圖。DIMM40由時(shí)鐘緩沖器30和存儲(chǔ)器控制器20驅(qū)動(dòng)。存儲(chǔ)器20通過(guò)地址總線50，控制總線60，和數(shù)據(jù)總線70與DIMM40通信。應(yīng)該理解，為便于圖解，附圖中各總線的實(shí)際連線已被粗略地簡(jiǎn)化(即，實(shí)際連線并未全部示出)。用于地址總線50和數(shù)據(jù)總線70的端接(VTT)95亦予示出。時(shí)鐘輸出線93和反饋線90通過(guò)含于控制器20中的驅(qū)動(dòng)電路(未示出)與時(shí)鐘緩沖器30連接，時(shí)鐘驅(qū)動(dòng)信號(hào)通過(guò)時(shí)鐘線80抵達(dá)DIMM40。時(shí)鐘信號(hào)是作為一個(gè)差動(dòng)電壓而提供的。這樣，每個(gè)DIMM具有一個(gè)時(shí)鐘210和一個(gè)時(shí)鐘條(Clock-bar)220的連接。
圖3給出了用于圖1的DIMM40的時(shí)鐘網(wǎng)的布局示意圖。在該寄存式DIMM中，時(shí)鐘信號(hào)210/220通過(guò)電阻207端接于驅(qū)動(dòng)器(PLL)202的連接處。驅(qū)動(dòng)器202有一個(gè)反饋回路247并驅(qū)動(dòng)時(shí)鐘信號(hào)257與259送至各SDRAM芯片205。驅(qū)動(dòng)器202還驅(qū)動(dòng)時(shí)鐘信號(hào)至寄存器(未示出)。可以理解，與SDRAM芯片的數(shù)量與復(fù)雜程度相應(yīng)，可以從PLL202引出許多條時(shí)鐘信號(hào)線。芯片205處的虛線表示置于DIMM反面的附加芯片。
圖2是使用無(wú)緩沖的DIMM140的一個(gè)存儲(chǔ)器系統(tǒng)100的布局示意圖。在存儲(chǔ)器控制器120與DIMM140之間以簡(jiǎn)略形式示出了地址總線150，控制總線160和數(shù)據(jù)總線170。時(shí)鐘驅(qū)動(dòng)器130示于控制器120的內(nèi)部。時(shí)鐘驅(qū)動(dòng)器130通過(guò)時(shí)鐘差分線180與DIMM140通信，為便于圖解，時(shí)鐘310與時(shí)鐘條(Clock-bar)320的連接只列舉一個(gè)。
圖4是用于可在圖2的存儲(chǔ)器系統(tǒng)100中使用的184針無(wú)緩沖DDRDIMM140的時(shí)鐘信號(hào)布線(網(wǎng))的布局示意圖。時(shí)鐘310與時(shí)鐘條(Clock-bar)320的連線通過(guò)電阻325端接。盡管圖4示出了用于驅(qū)動(dòng)幾個(gè)SDRAM芯片305的分流時(shí)鐘網(wǎng)線，但是可以理解，對(duì)于較小的SDRAM芯片組或較大的SDRAM芯片組而言，該布置也可由每個(gè)SDRAM專(zhuān)用的時(shí)鐘信號(hào)輸入線構(gòu)成。每個(gè)時(shí)鐘/時(shí)鐘條(Clock-bar)對(duì)仍可有一個(gè)端接電阻(或其他的端接元件)。
圖5是本發(fā)明的一個(gè)實(shí)施例的布局示意圖，這里，圖3的寄存式DIMM的布局已被修改，加上了一個(gè)可選擇的時(shí)鐘端接，圖中示為一個(gè)FET開(kāi)關(guān)245，它包括一個(gè)反向器、P-FET和N-FET。N-FET的柵極與一個(gè)默認(rèn)驅(qū)動(dòng)器246并行連接，驅(qū)動(dòng)器246是通過(guò)一個(gè)電阻與DIMM電源Vcc連接。該電阻的值可按該開(kāi)關(guān)的技術(shù)要求來(lái)適當(dāng)選擇。該默認(rèn)驅(qū)動(dòng)器最好用于使該開(kāi)關(guān)維持于“ON”(“通”)的位置，以便通過(guò)FET開(kāi)關(guān)245實(shí)現(xiàn)時(shí)鐘的端接。如果FET開(kāi)關(guān)245的阻性負(fù)載本身不足以實(shí)現(xiàn)所要求的端接，則附加的阻性負(fù)載(未示出)可以以與FET開(kāi)關(guān)245串聯(lián)的方式加在差動(dòng)時(shí)鐘線對(duì)之間。
開(kāi)關(guān)245的默認(rèn)狀態(tài)可由來(lái)自存儲(chǔ)器系統(tǒng)10的輸入信號(hào)290重設(shè)。最好是，輸入端290與DIMM的一個(gè)未使用的腳連接，例如184針DIMM的9，101，102或173號(hào)腳。輸入電路290也可以包括上拉或下拉晶體管配置，用于控制開(kāi)關(guān)245的輸入。圖6示出了一個(gè)與圖5相似的配置，只是沒(méi)有DIMM上的默認(rèn)驅(qū)動(dòng)器。在這種情況下，開(kāi)關(guān)狀態(tài)可通過(guò)來(lái)自存儲(chǔ)器系統(tǒng)的輸入信號(hào)290a控制。在圖6的情況下，極其首要地是避免會(huì)引起開(kāi)關(guān)245浮置的輸入端290a的未連接狀態(tài)。
圖7示出了用于本發(fā)明的一個(gè)無(wú)緩沖DIMM的實(shí)現(xiàn)情況。在這種情況下，F(xiàn)ET開(kāi)關(guān)345用作可選擇的端接。對(duì)開(kāi)關(guān)345的控制通過(guò)來(lái)自存儲(chǔ)器系統(tǒng)的輸入390進(jìn)行。如圖7中所示，使用了一個(gè)單一的端接的情況下，該端接最好置于DIMM上的時(shí)鐘的輸入端位置的附近。
圖8示出了另一個(gè)變型，使用了與電阻248組合的多個(gè)端接245a與245b，來(lái)端接該時(shí)鐘網(wǎng)中的不同位置。這種配置或者其他多定位端接配置更為可取，因?yàn)樵谶@里接頭長(zhǎng)度是所關(guān)心的，應(yīng)該注意，可選擇的時(shí)鐘端接可定位于時(shí)鐘網(wǎng)中所需要的任何點(diǎn)上(例如，在一個(gè)時(shí)鐘網(wǎng)的一個(gè)端部上或其附近，在一個(gè)時(shí)鐘網(wǎng)的一個(gè)分流點(diǎn)上，等等)。如果需要，可以包括多開(kāi)關(guān)，其他的開(kāi)關(guān)設(shè)計(jì)，和/或不同端接模式的端接。存儲(chǔ)器部件最好既能在具有單點(diǎn)端接的時(shí)鐘網(wǎng)中運(yùn)行又能在具有多點(diǎn)時(shí)鐘網(wǎng)中運(yùn)行。時(shí)鐘端接方法可以從任何適合于該存儲(chǔ)器部件設(shè)計(jì)方案的已知方法中選擇。時(shí)鐘端接方法最好從由(i)單端端接，(ii)源串聯(lián)端接，和(iii)源電容性端接組成的組中選出?？稍谕粋€(gè)DIMM(或其他的存儲(chǔ)器模塊)上選擇多種端接模式的配置也是可能的。
本發(fā)明的另一個(gè)實(shí)施例可以包括去掉串聯(lián)或并聯(lián)的端接，并加上一個(gè)單端端接(在存儲(chǔ)體中最后一個(gè)DIMM以外)。
由于端接的可選擇性，存儲(chǔ)器控制器最好包括檢測(cè)電路以確定所用的存儲(chǔ)器時(shí)鐘端接的類(lèi)型，借此調(diào)整時(shí)鐘驅(qū)動(dòng)使之與端接方法適應(yīng)。該檢測(cè)電路可與上面提到的美國(guó)09/240,647號(hào)專(zhuān)利申請(qǐng)中描述的相類(lèi)似。該時(shí)鐘端接允許多個(gè)存儲(chǔ)器部件共享一個(gè)公用的時(shí)鐘對(duì)或者與每個(gè)存儲(chǔ)器部件獨(dú)有的時(shí)鐘對(duì)一起運(yùn)行。該時(shí)鐘端接方法最好通過(guò)存儲(chǔ)器部件的一個(gè)控制信號(hào)(例如該存儲(chǔ)器部件上的Vdd，VddQ或接地腳)來(lái)選擇。例如，本發(fā)明可使含有一個(gè)控制電路的系統(tǒng)通過(guò)在有效運(yùn)行期間占用時(shí)鐘端接，而在停運(yùn)期間釋放時(shí)鐘端接的方式來(lái)降低能耗。
應(yīng)該理解，本發(fā)明并不局限于任何特定存儲(chǔ)器系統(tǒng)或存儲(chǔ)器模塊的配置。本發(fā)明對(duì)本文敘述的DDR存儲(chǔ)器模塊特別有用，尤其是168-200針的DIMM，但是，本發(fā)明也可用于常規(guī)的SDRAM模塊以及未來(lái)先進(jìn)的存儲(chǔ)器技術(shù)(例如，利用諸如DDR II技術(shù)進(jìn)行存儲(chǔ)的未來(lái)存儲(chǔ)器)中。
為實(shí)現(xiàn)低功耗，低針數(shù)或高性能的系統(tǒng)，本發(fā)明的系統(tǒng)最好禁止默認(rèn)的時(shí)鐘端接(如上所述)，并采用幾種可能的時(shí)鐘控制方案中的任何一種方法(根據(jù)最終目的)。另一個(gè)端接/控制方法的例子包括芯片組上的轉(zhuǎn)換控制驅(qū)動(dòng)器，具有或者與每個(gè)時(shí)鐘支路串聯(lián)的阻性端接或者與每個(gè)時(shí)鐘支路并聯(lián)的R-C端接(電阻與電容串聯(lián))。
為了高性能(例如，具有時(shí)鐘再驅(qū)動(dòng)的DIMM)，該存儲(chǔ)器系統(tǒng)最好還包括在源端的轉(zhuǎn)換控制驅(qū)動(dòng)器，具有上述同樣的端接選擇。此外時(shí)鐘將連續(xù)地從控制器(或時(shí)鐘緩沖器)傳至每個(gè)DIMM(每個(gè)有一與DIMMPLL連接的很短的接頭)。該方法將導(dǎo)致時(shí)鐘具有與地址/控制總線(也在DIMM上被再驅(qū)動(dòng))大致相同的負(fù)載與延遲，而這將導(dǎo)致地址與時(shí)鐘大致同時(shí)抵達(dá)DIMM。這將為DIMM提供最大可能的地址有效窗口，而不必延遲抵達(dá)DIMM的時(shí)鐘。后一個(gè)方法目前經(jīng)常使用，并有使送回控制器的延遲數(shù)據(jù)的缺陷-經(jīng)常導(dǎo)致追加一個(gè)時(shí)鐘等待時(shí)間(對(duì)性能的瞬時(shí)干擾)。最后，本方法還可以允許附加的DIMM共享同一個(gè)地址拷貝-降低存儲(chǔ)器控制器的成本與針數(shù)。
本發(fā)明將允許對(duì)存儲(chǔ)器模塊進(jìn)行開(kāi)發(fā)，以便能在現(xiàn)有(新興)的存儲(chǔ)器子系統(tǒng)中運(yùn)行，并且滿(mǎn)足未來(lái)的存儲(chǔ)器子系統(tǒng)的低能耗/低針數(shù)的需求—而不要求對(duì)現(xiàn)有/新興系統(tǒng)的改變。對(duì)于184針寄存式DIMM而言，節(jié)能將大于等于200mW/DIMM，并且將允許系統(tǒng)與DIMM時(shí)鐘串聯(lián)，與地址/控制線相似-以此來(lái)擴(kuò)大地址/控制窗口并增強(qiáng)系統(tǒng)讀回路的定時(shí)功能。
如前所述，本發(fā)明并不局限于任何特定的存儲(chǔ)器模塊或者存儲(chǔ)器系統(tǒng)或者最終應(yīng)用。
權(quán)利要求
1.一種存儲(chǔ)器部件，具有一個(gè)可選擇的系統(tǒng)級(jí)時(shí)鐘端接。
2.根據(jù)權(quán)利要求1的存儲(chǔ)器部件，其特征在于所述可選擇的時(shí)鐘端接位于一個(gè)時(shí)鐘網(wǎng)的一個(gè)端部或其附近。
3.根據(jù)權(quán)利要求1的存儲(chǔ)器部件，其特征在于所述時(shí)鐘端接位于一個(gè)時(shí)鐘網(wǎng)的一個(gè)分流點(diǎn)或其附近。
4.根據(jù)權(quán)利要求1的存儲(chǔ)器部件，包括用于啟動(dòng)和/或禁止所述時(shí)鐘端接的一個(gè)開(kāi)關(guān)。
5.根據(jù)權(quán)利要求4的存儲(chǔ)器部件，其特征在于所述開(kāi)關(guān)是一個(gè)FET開(kāi)關(guān)。
6.根據(jù)權(quán)利要求5的存儲(chǔ)器部件，其特征在于所述FET開(kāi)關(guān)與該存儲(chǔ)器部件上的一個(gè)未用的引腳連接。
7.根據(jù)權(quán)利要求5的存儲(chǔ)器部件，還包括一個(gè)上拉或下拉的器件用以建立選自時(shí)鐘端接啟動(dòng)和時(shí)鐘端接禁止的一個(gè)正常操作模式。
8.根據(jù)權(quán)利要求7的存儲(chǔ)器部件，還包括與外部信號(hào)的一個(gè)連接，用于重設(shè)所述上拉或下拉器件。
9.根據(jù)權(quán)利要求6的存儲(chǔ)器部件，其特征在于所述FET開(kāi)關(guān)通過(guò)所述未用的引腳經(jīng)由與電源或接地連接而被啟動(dòng)或禁止。
10.包括權(quán)利要求9的存儲(chǔ)器部件的一個(gè)存儲(chǔ)器系統(tǒng)，還包括通過(guò)一個(gè)上拉或下拉器件與相反的電源干線連接的一個(gè)常規(guī)電源引腳。
11.根據(jù)權(quán)利要求1的存儲(chǔ)器部件，其特征在于所述的部件即可運(yùn)行于含有單點(diǎn)端接的時(shí)鐘網(wǎng)的系統(tǒng)中又可運(yùn)行于含有多點(diǎn)時(shí)鐘網(wǎng)的系統(tǒng)中，其特征在于時(shí)鐘端接方法選自由(i)單端端接，(ii)源串聯(lián)端接，和(iii)源電容端接組成的組中。
12.一種存儲(chǔ)控制器，包括用于確定所使用的存儲(chǔ)器時(shí)鐘端接類(lèi)型的檢測(cè)電路，借此對(duì)時(shí)鐘驅(qū)動(dòng)進(jìn)行調(diào)整使之與該端接方法匹配。
13.一種存儲(chǔ)器系統(tǒng)，包括(a)一個(gè)時(shí)鐘驅(qū)動(dòng)器，(b)一個(gè)存儲(chǔ)器控制器，它包括用于確定所使用的存儲(chǔ)器時(shí)鐘端接類(lèi)型的檢測(cè)電路，借此對(duì)所述時(shí)鐘驅(qū)動(dòng)器進(jìn)行調(diào)整使之與該端接方法匹配，(c)一個(gè)存儲(chǔ)器部件，具有一個(gè)可選擇的系統(tǒng)級(jí)時(shí)鐘端接。
14.根據(jù)權(quán)利要求13的系統(tǒng)，還包括通過(guò)在有效運(yùn)行周期內(nèi)占用時(shí)鐘端接和在停運(yùn)周期內(nèi)釋放時(shí)鐘端接的方式降低能源消耗的電路。
15.一種存儲(chǔ)器模塊，包括不只一個(gè)時(shí)鐘端接方法，借此，該時(shí)鐘端接允許多個(gè)存儲(chǔ)器部件共享一個(gè)公用的時(shí)鐘對(duì)或者與每個(gè)存儲(chǔ)器部件獨(dú)有的時(shí)鐘對(duì)一起運(yùn)行。
16.根據(jù)權(quán)利要求15的存儲(chǔ)器模塊，其特征在于所述時(shí)鐘端接方法可通過(guò)發(fā)至該存儲(chǔ)器部件的一個(gè)控制信號(hào)來(lái)選擇。
17.根據(jù)權(quán)利要求15的存儲(chǔ)器模塊，其特征在于所述時(shí)鐘端接方法可通過(guò)使用存儲(chǔ)器部件上的Vdd，VddQ或接地引腳來(lái)選擇，借此，該端接方法可以通過(guò)把所述的引腳與一個(gè)識(shí)別的供給源相連接的方式或者通過(guò)把該引腳不與下一級(jí)部件相連接的方式來(lái)選擇。
18.根據(jù)權(quán)利要求17的存儲(chǔ)器模塊，其特征在于默認(rèn)的端接選擇是跨接在一個(gè)差分對(duì)上的一個(gè)電阻。
19.根據(jù)權(quán)利要求15的存儲(chǔ)器模塊，其特征在于所述模塊是一個(gè)DDR存儲(chǔ)器模塊。
20.根據(jù)權(quán)利要求19的存儲(chǔ)器模塊，其特征在于所述模塊選自由184針DDR存儲(chǔ)器模塊與200針DDR存儲(chǔ)器模塊組成的組。
21.根據(jù)權(quán)利要求20的存儲(chǔ)器模塊，其特征在于所述時(shí)鐘端接方法可通過(guò)該存儲(chǔ)器部件上的一個(gè)以前未用的引腳來(lái)選擇。
22.根據(jù)權(quán)利要求20的存儲(chǔ)器模塊，其特征在于所述的時(shí)鐘端接方法包括跨接在一個(gè)差分對(duì)上的一個(gè)電組的默認(rèn)端接選擇。
23.根據(jù)權(quán)利要求20的存儲(chǔ)器模塊，其特征在于所述時(shí)鐘端接方法通過(guò)使用該存儲(chǔ)器部件上的Vdd，VddQ或接地腳來(lái)選擇，借此，該端接方法可以通過(guò)把所述的引腳與一個(gè)識(shí)別的供給源相連接的方式或者通過(guò)把該引腳不與下一級(jí)部件相連接的方式來(lái)選擇。
24.根據(jù)權(quán)利要求15的存儲(chǔ)器模塊，其特征在于所述時(shí)鐘端接方法包括所述模塊的一個(gè)存儲(chǔ)器部件上的一個(gè)開(kāi)關(guān)，所述的開(kāi)關(guān)啟動(dòng)或禁止所述的存儲(chǔ)器部件上的時(shí)鐘端接。
25.根據(jù)權(quán)利要求24的存儲(chǔ)器模塊，其特征在于所述的開(kāi)關(guān)是一個(gè)FET開(kāi)關(guān)。
26.根據(jù)權(quán)利要求25的存儲(chǔ)器模塊，其特征在于一個(gè)FET開(kāi)關(guān)被用來(lái)啟動(dòng)或禁止每個(gè)時(shí)鐘端接。
27.根據(jù)權(quán)利要求25的存儲(chǔ)器模塊，其特征在于FET開(kāi)關(guān)有一個(gè)其中的端接被啟動(dòng)的默認(rèn)有效(‘on’)狀態(tài)。
28.一種存儲(chǔ)器子系統(tǒng)，包括不只一種時(shí)鐘端接方法，借此，該時(shí)鐘端接允許多個(gè)存儲(chǔ)器部件共享一個(gè)公用的時(shí)鐘對(duì)或者與每個(gè)存儲(chǔ)器部件的獨(dú)有的時(shí)鐘對(duì)一起運(yùn)行。
29.根據(jù)權(quán)利要求28的存儲(chǔ)器子系統(tǒng)，其特征在于一個(gè)FET開(kāi)關(guān)被集成到所述子系統(tǒng)的一個(gè)時(shí)鐘網(wǎng)中，以啟動(dòng)或禁止該存儲(chǔ)器部件上的時(shí)鐘端接。
30.根據(jù)權(quán)利要求28的存儲(chǔ)器子系統(tǒng)，其特征在于所述FET開(kāi)關(guān)包括一個(gè)‘導(dǎo)通電阻’，當(dāng)該器件被啟動(dòng)時(shí)該導(dǎo)通電阻被用來(lái)提供時(shí)鐘端接。
31.根據(jù)權(quán)利要求30的存儲(chǔ)器子系統(tǒng)，一個(gè)FET開(kāi)關(guān)被用于啟動(dòng)或禁止每個(gè)時(shí)鐘端接。
32.根據(jù)權(quán)利要求30的存儲(chǔ)器子系統(tǒng)，其特征在于所述FET開(kāi)關(guān)作為默認(rèn)狀態(tài)為有效(‘on’)，借此端接被啟動(dòng)。
33.一種存儲(chǔ)器子系統(tǒng)，包括具有通過(guò)被集成到一條時(shí)鐘路徑中的一個(gè)FET開(kāi)關(guān)使一個(gè)或多個(gè)時(shí)鐘被禁止的能力。
全文摘要
本發(fā)明包括在時(shí)鐘/時(shí)鐘緩沖器與存儲(chǔ)器模塊的元件間提供可選擇的時(shí)鐘端接的存儲(chǔ)器系統(tǒng)和/或存儲(chǔ)器模塊。本發(fā)明提供正向與反向全兼容的一個(gè)存儲(chǔ)器解決方法。本發(fā)明提供存儲(chǔ)器模塊本身,為在該組件上使用而設(shè)計(jì)的FET開(kāi)關(guān),以及包括啟動(dòng)/禁止引腳以使用這些模塊的系統(tǒng)。該發(fā)明將允許對(duì)存儲(chǔ)器模塊進(jìn)行開(kāi)發(fā)以便能在現(xiàn)有(新興)存儲(chǔ)器子系統(tǒng)中運(yùn)行,并且滿(mǎn)足不要求改變現(xiàn)有(新興)系統(tǒng)的未來(lái)存儲(chǔ)器子系統(tǒng)對(duì)低能耗/低針數(shù)的需求,對(duì)于184針寄存式DIMM而言,節(jié)能將大于等于200mw/DIMM,而且與地址/控制線一樣,允許系統(tǒng)串行連接DIMM時(shí)鐘,借此,來(lái)擴(kuò)大地址/控制窗口并增強(qiáng)系統(tǒng)的讀回路定時(shí)功能。
文檔編號(hào)G11C11/407GK1357889SQ0114257
公開(kāi)日2002年7月10日 申請(qǐng)日期2001年12月3日 優(yōu)先權(quán)日2000年12月4日
發(fā)明者馬克·凱洛格, 史蒂文·A·格倫頓 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司