專利名稱：擴(kuò)頻時(shí)鐘發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種擴(kuò)頻時(shí)鐘發(fā)生器和產(chǎn)生擴(kuò)頻時(shí)鐘的方法。
背景技術(shù)：
如圖1中10所示的時(shí)鐘發(fā)生器一般包括時(shí)鐘源100和鎖相環(huán)(PLL)102。發(fā)生器10產(chǎn)生通常具有方波和50％占空比的系統(tǒng)時(shí)鐘。系統(tǒng)時(shí)鐘用于很多不同類型的系統(tǒng)，例如包括存儲(chǔ)模塊14和存儲(chǔ)控制器12的存儲(chǔ)系統(tǒng)。
諸如這樣的系統(tǒng)時(shí)鐘可能是不期望的電磁干擾(EMI)源。EMI可能在電子電路中產(chǎn)生問(wèn)題，因?yàn)樗蓴_了信號(hào)傳輸。隨著技術(shù)的進(jìn)步，電路可以更快地工作，這需要更快的時(shí)鐘，但這反過(guò)來(lái)又產(chǎn)生了更多的EMI。一種減弱EMI的技術(shù)是使用擴(kuò)頻時(shí)鐘發(fā)生器(SSCG)。將這些時(shí)鐘稱為擴(kuò)頻是因?yàn)樗鼈兊念l率在不同頻率上展開，由此避免在時(shí)鐘邊沿產(chǎn)生能量峰值。在一些實(shí)例中，采用下面描述的US專利中所示的PLL實(shí)現(xiàn)SSCG。PLL改變輸入到電壓控制振蕩器(VCO)的電壓，從而引起時(shí)鐘的可變延遲。
這種方法的例子公開在1997年5月20日授權(quán)的美國(guó)專利號(hào)為5631920、2001年9月18日授權(quán)的美國(guó)專利號(hào)為5692507和2002年2月26日授權(quán)的美國(guó)專利號(hào)為6351485專利中。PLL的使用通常允許時(shí)鐘周期在兩個(gè)頻率極限之間切換，在這兩個(gè)頻率極限之間來(lái)回調(diào)整時(shí)鐘頻率。該方法可能受到某種程度的限制，因?yàn)樗辉试S使用兩個(gè)固定頻率而不允許可編程的控制。
2002年12月31日授權(quán)的美國(guó)專利6501307公開了另一種方法。如圖2所示，該方法使用兩個(gè)電容器，用作由固定時(shí)鐘FCLK供以時(shí)鐘的計(jì)數(shù)序列器(counter-sequencer)20切換的負(fù)載。計(jì)數(shù)序列器20將第一控制信號(hào)CTL1發(fā)送到負(fù)載開關(guān)晶體管22的柵極，將第二控制信號(hào)CTL2發(fā)送到第二負(fù)載開關(guān)晶體管24的柵極。當(dāng)CTL1高時(shí)，在達(dá)到輸出緩沖器30的邏輯閾值之前必須由輸入緩沖器28對(duì)電容器26充電和放電，由此延遲了時(shí)鐘邊沿。當(dāng)CTL2高時(shí)，在達(dá)到輸出緩沖器30的邏輯閾值之前必須由輸入緩沖器28對(duì)電容器32充電和放電，由此也延遲了時(shí)鐘邊沿。當(dāng)CTL1和CTL2都高時(shí)，兩個(gè)電容器都被充電，由此進(jìn)一步延遲了時(shí)鐘邊沿。但是，這些負(fù)載無(wú)法線性地改變以按照需要調(diào)整時(shí)鐘。


通過(guò)參照附圖對(duì)實(shí)施例的詳細(xì)描述，使本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)更加明顯。其中，圖1示出了現(xiàn)有技術(shù)的存儲(chǔ)系統(tǒng)的實(shí)施例。
圖2示出了現(xiàn)有技術(shù)的擴(kuò)頻時(shí)鐘發(fā)生器的實(shí)施例。
圖3示出了與時(shí)鐘發(fā)生器關(guān)聯(lián)的能量脈沖的信號(hào)圖。
圖4示出了根據(jù)本發(fā)明的存儲(chǔ)系統(tǒng)的實(shí)施例。
圖5示出了采用根據(jù)本發(fā)明的擴(kuò)頻時(shí)鐘發(fā)生器的存儲(chǔ)系統(tǒng)的實(shí)施例。
圖6示出了采用根據(jù)本發(fā)明的擴(kuò)頻時(shí)鐘發(fā)生器的存儲(chǔ)系統(tǒng)的另一實(shí)施例。
圖7示出了根據(jù)本發(fā)明的擴(kuò)頻時(shí)鐘發(fā)生器的實(shí)施例。
圖8a-8b示出了根據(jù)本發(fā)明的延遲電路的其它實(shí)施例。
圖9示出了根據(jù)本發(fā)明的用于擴(kuò)頻時(shí)鐘發(fā)生器的控制電路的實(shí)施例。
圖10示出了根據(jù)本發(fā)明的地址發(fā)生器的實(shí)施例。
圖11示出了根據(jù)本發(fā)明的擴(kuò)頻時(shí)鐘發(fā)生器的時(shí)序圖。
具體實(shí)施例方式
圖3示出未調(diào)制時(shí)鐘信號(hào)的問(wèn)題基礎(chǔ)。來(lái)自未調(diào)制時(shí)鐘的能量尖峰的振幅可能超過(guò)調(diào)制或擴(kuò)頻時(shí)鐘信號(hào)2到18個(gè)dB。該差別產(chǎn)生很高電平的EMI，其可能對(duì)電子元件和諸如存儲(chǔ)系統(tǒng)等系統(tǒng)具有負(fù)面影響。這里討論的例子可能依賴存儲(chǔ)系統(tǒng)元件和方法，但只是作為例子討論，應(yīng)當(dāng)理解，本發(fā)明的實(shí)施例的應(yīng)用不僅限于存儲(chǔ)系統(tǒng)。
圖4中示出這種系統(tǒng)的一個(gè)例子。時(shí)鐘發(fā)生器40產(chǎn)生固定頻率時(shí)鐘FCLK，其由擴(kuò)頻時(shí)鐘發(fā)生器(SSCG)42使用。SSCG42產(chǎn)生擴(kuò)頻時(shí)鐘并由電子器件44a至44n使用。在存儲(chǔ)系統(tǒng)中，器件44a-44n可以是用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)條或存儲(chǔ)模塊或存儲(chǔ)器件或寄存器。
采用擴(kuò)頻時(shí)鐘發(fā)生器的存儲(chǔ)系統(tǒng)的另一實(shí)施例在圖5和圖6中示出。在圖5中，時(shí)鐘發(fā)生器90包括固定頻率時(shí)鐘900和鎖相環(huán)902。存儲(chǔ)模塊94包括單個(gè)存儲(chǔ)模塊和擴(kuò)頻時(shí)鐘發(fā)生器904。
圖7以更具體的實(shí)施例示出SSCG。在該實(shí)施例中，SSCG42具有控制電路50、可編程延遲電路52和寄存器電路54。寄存器電路54保存編程延遲電路52的控制碼?？刂齐娐?0向寄存器電路54提供地址，該寄存器電路54又向延遲電路提供控制碼。這允許改變用于固定時(shí)鐘FCLK的延遲周期的延遲，從而改變時(shí)鐘頻率以減弱周期時(shí)鐘的EMI。
可編程延遲可以由很多組延遲元件中的一組實(shí)現(xiàn)。圖8a和圖8b提供了兩個(gè)例子，但必須注意這些只是延遲元件的例子。本發(fā)明的實(shí)施例通常提供可以由寄存器電路提供的控制碼選擇的元件，從而允許精確控制擴(kuò)頻時(shí)鐘發(fā)生器的延遲。在圖8a的例子中，延遲元件是相對(duì)設(shè)置的電容器，例如NMOS和PMOS電容器。通過(guò)反相輸入緩沖器60來(lái)緩沖存儲(chǔ)固定時(shí)鐘FCLK。如果FCLK信號(hào)為高，則反相的信號(hào)為低。這使得在PMOS電容器62a、62b和62c的一個(gè)接線端上出現(xiàn)低信號(hào)。如果用于特定元件的控制碼為低，則用于該元件的PMOS電容器將提供100％的電容，使延遲等于該元件的充電時(shí)間。
例如，如果控制碼CO1為低，則電容器62a提供100％的電容，其需要在信號(hào)能傳送到輸出反相器66之前充電。如果控制碼CO1為高，則電容器62a實(shí)際上提供1/3的電容，其可能需要在信號(hào)能傳送到輸出反相器66之前充電。
如果時(shí)鐘信號(hào)FCLK為低，則反相器60的輸出為高。這使得NMOS電容器64a-64c在信號(hào)到達(dá)輸出反相器66之前成為信號(hào)的線性負(fù)載。通過(guò)這種方式，可以通過(guò)控制碼，結(jié)合輸入時(shí)鐘信號(hào)FCLK對(duì)延遲量進(jìn)行編程。
圖8b中示出延遲電路的另一個(gè)例子。在該實(shí)施例中的每個(gè)延遲元件都具有存取晶體管例如72a，和電容器例如74a。當(dāng)特定元件的控制碼為高時(shí)，存取晶體管接通并且電容器充電，由此產(chǎn)生延遲。例如，如果控制碼CO1為高，晶體管72a接通并且電容器74a充電。這造成了從輸入反相緩沖器70至輸出反相緩沖器76信號(hào)傳輸?shù)难舆t。每個(gè)接通的附加電容器都會(huì)使電容器充電，由此增大了延遲。
圖8a和8b的電容器可以都具有相同的值，或者都具有不同的值。例如，每個(gè)電容器可以具有等于一個(gè)單位延遲量的充電時(shí)間d。或者，可以控制每個(gè)電容器的充電時(shí)間，以具有二進(jìn)制等效值。例如，電容器‘a(chǎn)’可以具有等于單位延遲量的充電時(shí)間d。電容器‘b’具有等于兩倍單位延遲量的充電時(shí)間2d或d+1。電容器‘c’具有等于4倍單位延遲量的充電時(shí)間4d或d+3。
現(xiàn)在轉(zhuǎn)向SSCG的控制電路50，圖9示出一個(gè)實(shí)施例。控制電路50可以包括產(chǎn)生較低頻率時(shí)鐘DFCLK的分頻器80和地址發(fā)生器82。地址發(fā)生器可以實(shí)現(xiàn)為狀態(tài)機(jī)，在此輸出的新地址信號(hào)使該狀態(tài)機(jī)的狀態(tài)改變到下個(gè)狀態(tài)。所需的地址數(shù)可已知，因?yàn)榭刂拼a值或控制字的組合數(shù)是有限的。
例如，可能只有4個(gè)控制“字”用于激活延遲電路?？梢允褂?個(gè)地址1000、0100、0010和0001。用于產(chǎn)生地址的地址發(fā)生器在圖10中示出。當(dāng)施加復(fù)位信號(hào)RESET時(shí)，產(chǎn)生地址信號(hào)A1-A4 1000。觸發(fā)生成地址信號(hào)A1產(chǎn)生高信號(hào)以響應(yīng)置位信號(hào)SE。一旦產(chǎn)生地址信號(hào)A1，則無(wú)論何時(shí)觸發(fā)分頻時(shí)鐘DFCLK都將A1信號(hào)的高數(shù)據(jù)移位到下個(gè)地址信號(hào)。這就產(chǎn)生了地址信號(hào)A1-A4 0100、0010和0001。在前向使能信號(hào)FCON被使能時(shí)，這些地址信號(hào)以此順序被使能。
在激活最后一個(gè)地址A4(A1-A4 0001)之后，后向使能信號(hào)BCON被使能。該信號(hào)允許A4信號(hào)的高數(shù)據(jù)以顛倒的次序輸出，即A3、A2和A1。因此，地址信號(hào)A1-A4的順序改變?yōu)槔?010、0100和1000。開關(guān)是前向開關(guān)FSW1-FSW3或后向開關(guān)BSW1-BSW3。地址產(chǎn)生過(guò)程不斷重復(fù)，以產(chǎn)生響應(yīng)分頻時(shí)鐘DFCLK的地址信號(hào)。可以用邊沿的變化來(lái)改變延遲負(fù)載的值，如將參考圖11討論的。
在圖11中示出產(chǎn)生地址的信號(hào)的時(shí)序。復(fù)位信號(hào)初始化該過(guò)程。還示出兩個(gè)時(shí)鐘信號(hào)FCLK和分頻時(shí)鐘DFCLK。在該特定實(shí)施例中，DFCLK具有等于固定時(shí)鐘一半的頻率。還可以使用其它分頻。
由圖10所示的B2F和F2B信號(hào)產(chǎn)生前向控制和后向控制信號(hào)FCON和BCON。圖10示出與其相關(guān)的時(shí)序信號(hào)。所產(chǎn)生的擴(kuò)頻時(shí)鐘信號(hào)SSCLK具有與此關(guān)聯(lián)的延遲。例如，周期T是固定時(shí)鐘信號(hào)的周期加上單位延遲d?？梢詫?duì)添加到時(shí)鐘信號(hào)的延遲單位數(shù)進(jìn)行編程，以根據(jù)系統(tǒng)設(shè)計(jì)員的愿望來(lái)變化。在圖11的例子中，周期T+1具有延遲d+1；周期T+2具有延遲d+3，周期T+1具有延遲d+4。當(dāng)?shù)刂废蚝笱h(huán)時(shí)，延遲也向后循環(huán)，如圖11所示。
所示的延遲由駐留在地址A1-A4中的控制信號(hào)確定。下表示出控制信號(hào)CO1、CO2和CO3的控制“字”及其對(duì)應(yīng)地址。再參考圖7，可以看出向地址電路提供的地址產(chǎn)生將向上述延遲元件提供的特定控制碼。下表示出所提供的一些控制碼的示例。

該特定例子假設(shè)存在3個(gè)如圖8a和8b所示的延遲元件。但是，必須注意可以使用任意數(shù)量的延遲元件，以及任意數(shù)量的控制碼。此外，控制碼本身的特性是可以改變的?？刂拼a可以是延遲的二進(jìn)制表示，其中延遲控制碼001產(chǎn)生的延遲為1，而延遲控制碼100產(chǎn)生的延遲則為4。
或者，控制碼可以是同等加權(quán)的表示?？刂拼a100的延遲可以是2。例如，下表包含了同等加權(quán)的表示。

在任何一種情況下，該代碼都可以表示延遲的重復(fù)次數(shù)。
在一個(gè)實(shí)施例中，可以取消寄存器電路而將地址用作控制碼。但是，這取消了一級(jí)調(diào)制，而調(diào)制可以為延遲電路的可編程性提供更大的靈活性。例如，寄存器電路可以被重新編程，或由具有不同的預(yù)定地址值的新寄存器電路代替。
假定所期望的與地址0001關(guān)聯(lián)的延遲是4而不是0。由于寄存器電路與地址發(fā)生器分離，因此可以取消或重新編程具有上述控制碼的現(xiàn)有寄存器電路。寄存器電路可以是任意類型的非易失性存儲(chǔ)器，例如可電擦除可編程只讀存儲(chǔ)器(EEPROM)、熔絲陣列、電可編程只讀存儲(chǔ)器(EPROM)、只讀存儲(chǔ)器(ROM)等。
在對(duì)本發(fā)明實(shí)施例的原理進(jìn)行圖示和描述之后，本領(lǐng)域技術(shù)人員在不脫離這些原理的情況下可以容易地更改設(shè)置和細(xì)節(jié)。落在所附權(quán)利要求的精神和范圍內(nèi)的所有修改都在保護(hù)之列。
權(quán)利要求
1.一種擴(kuò)頻時(shí)鐘發(fā)生器，包括寄存器電路，用于存儲(chǔ)對(duì)應(yīng)于預(yù)定延遲的控制碼；延遲電路，用于接收具有預(yù)定位數(shù)的控制碼，并將固定時(shí)鐘信號(hào)延遲一段由該控制碼確定的時(shí)間。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘發(fā)生器，還包括控制電路，用于接收所述固定時(shí)鐘信號(hào)以產(chǎn)生寄存電路的尋址信號(hào)。
3.根據(jù)權(quán)利要求2所述的時(shí)鐘發(fā)生器，所述寄存器電路包括非易失性存儲(chǔ)器。
4.根據(jù)權(quán)利要求2所述的時(shí)鐘發(fā)生器，所述控制電路包括接收所述固定時(shí)鐘信號(hào)的分頻器，以及接收該分頻器的輸出時(shí)鐘信號(hào)的地址發(fā)生器。
5.根據(jù)權(quán)利要求4所述的時(shí)鐘發(fā)生器，所述地址發(fā)生器包括計(jì)數(shù)器或移位寄存器。
6.根據(jù)權(quán)利要求1所述的時(shí)鐘發(fā)生器，所述延遲電路包括將固定時(shí)鐘信號(hào)反相的反相器，和一系列延遲元件。
7.根據(jù)權(quán)利要求6所述的時(shí)鐘發(fā)生器，所述延遲電路還包括電連接到所述反相器輸出端的金屬氧化物半導(dǎo)體電容器，其中，每個(gè)電容器接收所述控制碼的一位。
8.根據(jù)權(quán)利要求7所述的時(shí)鐘發(fā)生器，所述電容器包括一組PMOS電容器和NMOS電容器。
9.根據(jù)權(quán)利要求7所述的時(shí)鐘發(fā)生器，所述電容器包括作為第一負(fù)載的NMOS電容器，和作為第二負(fù)載的PMOS電容器。
10.根據(jù)權(quán)利要求6所述的時(shí)鐘發(fā)生器，所述延遲元件包括電連接到所述控制碼的各位的存取晶體管和電容器。
11.根據(jù)權(quán)利要求7所述的時(shí)鐘發(fā)生器，每個(gè)電容器對(duì)于每位具有相同的電容值。
12.根據(jù)權(quán)利要求7所述的時(shí)鐘發(fā)生器，每個(gè)電容器對(duì)于每位具有不同于對(duì)其它位的電容器的電容值。
13.根據(jù)權(quán)利要求1所述的時(shí)鐘發(fā)生器，所述控制碼還包括二進(jìn)制加權(quán)值。
14.根據(jù)權(quán)利要求1所述的時(shí)鐘發(fā)生器，所述控制碼還包括同等加權(quán)值。
15.根據(jù)權(quán)利要求1所述的時(shí)鐘發(fā)生器，所述控制碼還包括對(duì)a的重復(fù)次數(shù)的表示。
16.根據(jù)權(quán)利要求15所述的時(shí)鐘發(fā)生器，所述延遲單位取決于時(shí)鐘信號(hào)的輸入頻率。
17.一種擴(kuò)頻時(shí)鐘發(fā)生器，包括寄存器電路，用于存儲(chǔ)控制碼，每個(gè)控制碼對(duì)應(yīng)于一預(yù)定延遲；地址發(fā)生器，用于接收固定時(shí)鐘信號(hào)以對(duì)寄存器電路進(jìn)行順序?qū)ぶ?；和延遲電路，用于接收控制碼，并將固定時(shí)鐘信號(hào)延遲一段對(duì)應(yīng)于該控制碼的延遲時(shí)間。
18.根據(jù)權(quán)利要求17所述的擴(kuò)頻時(shí)鐘發(fā)生器，所述寄存器電路包括從下列元件構(gòu)成的組中選擇的一個(gè)熔絲陣列、只讀存儲(chǔ)器、可電擦除可編程只讀存儲(chǔ)器和電可編程只讀存儲(chǔ)器。
19.根據(jù)權(quán)利要求17所述的擴(kuò)頻時(shí)鐘發(fā)生器，所述地址發(fā)生器包括計(jì)數(shù)器或移位寄存器。
20.一種擴(kuò)頻時(shí)鐘發(fā)生器，包括寄存器電路，用于存儲(chǔ)控制碼，每個(gè)控制碼對(duì)應(yīng)于一預(yù)定延遲；地址發(fā)生器，用于對(duì)所述寄存器電路順序?qū)ぶ?；延遲電路，用于接收控制碼，并將固定時(shí)鐘信號(hào)延遲一段對(duì)應(yīng)于控制碼的延遲時(shí)間；分頻器，用于接收所述固定時(shí)鐘信號(hào)并將第一時(shí)鐘信號(hào)應(yīng)用于該地址發(fā)生器。
21.根據(jù)權(quán)利要求20所述的擴(kuò)頻時(shí)鐘發(fā)生器，所述第一時(shí)鐘信號(hào)的頻率低于所述固定時(shí)鐘信號(hào)的頻率。
22.根據(jù)權(quán)利要求20所述的擴(kuò)頻時(shí)鐘發(fā)生器，所述控制碼包括對(duì)應(yīng)于不同延遲周期的二進(jìn)制加權(quán)值。
23.根據(jù)權(quán)利要求20所述的擴(kuò)頻時(shí)鐘發(fā)生器，所述控制碼還包括對(duì)應(yīng)于不同延遲周期的同等加權(quán)值。
24.一種方法，包括對(duì)寄存器電路進(jìn)行尋址以存取控制碼；用控制碼控制延遲電路，以使每個(gè)控制碼對(duì)應(yīng)于不同的延遲級(jí)；將變化的延遲時(shí)間應(yīng)用于固定時(shí)鐘信號(hào)，產(chǎn)生隨時(shí)間變化的頻率的擴(kuò)頻時(shí)鐘信號(hào)。
25.根據(jù)權(quán)利要求24所述的方法，尋址寄存器電路還包括將分頻器用于固定時(shí)鐘信號(hào)，以產(chǎn)生其頻率低于固定時(shí)鐘信號(hào)頻率的時(shí)鐘信號(hào)；以及向地址發(fā)生器提供該較低頻率的時(shí)鐘；以及產(chǎn)生用于按順序方式尋址寄存器電路的地址。
26.根據(jù)權(quán)利要求24所述的方法，控制延遲電路還包括在延遲電路接收控制碼；激活該延遲電路中對(duì)應(yīng)于控制碼非零位的元件。
27.根據(jù)權(quán)利要求24所述的方法，用所述控制碼控制延遲電路，從而使每個(gè)控制碼對(duì)應(yīng)于不同的延遲級(jí)，其中，所述不同延遲級(jí)是單位延遲級(jí)的倍數(shù)。
28.一種存儲(chǔ)系統(tǒng)，包括存儲(chǔ)控制器；存儲(chǔ)模塊；包括擴(kuò)頻時(shí)鐘發(fā)生器，包括控制電路，用于接收固定時(shí)鐘信號(hào)和輸出地址信號(hào)；可編程延遲電路，用于接收固定時(shí)鐘信號(hào)，并輸出具有可變延遲周期的第一時(shí)鐘信號(hào)以響應(yīng)控制碼；和寄存器電路，用于接收地址信號(hào)，以存儲(chǔ)用于可編程延遲電路的代碼，并輸出該控制碼；和多個(gè)存儲(chǔ)器件。
29.一種存儲(chǔ)系統(tǒng)，包括存儲(chǔ)控制器，用于接收擴(kuò)頻時(shí)鐘信號(hào)；時(shí)鐘發(fā)生器，包括時(shí)鐘源，用于輸出具有恒定時(shí)鐘周期的第一時(shí)鐘信號(hào)；鎖相環(huán)，用于接收該第一時(shí)鐘信號(hào)，并輸出其頻率高于該第一時(shí)鐘信號(hào)頻率的第二時(shí)鐘信號(hào)；擴(kuò)頻時(shí)鐘發(fā)生器，用于接收該第二時(shí)鐘信號(hào)并輸出擴(kuò)頻時(shí)鐘信號(hào)，包括控制電路，用于接收該第二時(shí)鐘信號(hào)并輸出地址信號(hào)；可編程延遲電路，用于接收該第二時(shí)鐘信號(hào)，并輸出具有可變時(shí)鐘周期的擴(kuò)頻時(shí)鐘信號(hào)以響應(yīng)控制碼；和寄存器電路，用于接收地址信號(hào)，以存儲(chǔ)用于可編程延遲電路的代碼并輸出該控制碼；和包含多個(gè)存儲(chǔ)器件的存儲(chǔ)模塊，用于接收擴(kuò)頻時(shí)鐘信號(hào)。
全文摘要
本發(fā)明涉及一種擴(kuò)頻時(shí)鐘發(fā)生器，其包括非易失性存儲(chǔ)器以存儲(chǔ)對(duì)應(yīng)于預(yù)定延遲的控制碼。延遲電路接收具有預(yù)定位數(shù)的控制碼，這些控制碼位確定延遲固定時(shí)鐘信號(hào)一段時(shí)間的延遲量。該延遲降低了由周期性時(shí)鐘信號(hào)引起的電磁干擾。
文檔編號(hào)G11C7/22GK1599246SQ20041006879
公開日2005年3月23日 申請(qǐng)日期2004年9月7日 優(yōu)先權(quán)日2003年9月8日
發(fā)明者金圭現(xiàn), 鄭會(huì)柱 申請(qǐng)人:三星電子株式會(huì)社