專利名稱：時(shí)鐘乘法器以及具有該時(shí)鐘乘法器的時(shí)鐘發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘頻率的相乘，更具體地說(shuō)，涉及能夠在低頻區(qū)域有效運(yùn)行的時(shí)鐘乘法器(clock multiplier)以及包括該時(shí)鐘乘法器的時(shí)鐘發(fā)生器。
技術(shù)背景通常，集成電路中的時(shí)鐘乘法器通過(guò)將輸入時(shí)鐘信號(hào)倍頻，產(chǎn)生用于該 集成電路的內(nèi)部電路的內(nèi)部時(shí)鐘。因此，盡管具有相對(duì)低頻的輸入時(shí)鐘被輸 入至該集成電路，但是該時(shí)鐘乘法器可以產(chǎn)生具有該集成電路所要求的相對(duì) 高頻的時(shí)鐘。傳統(tǒng)時(shí)鐘乘法器典型地包括鎖相環(huán)(PLL)或延遲鎖定環(huán)(DLL)。通常，使用該P(yáng)LL的時(shí)鐘乘法器檢測(cè)分頻時(shí)鐘(FIN/N, FOUT/N)之間 的相位/頻率差，該分頻時(shí)鐘對(duì)應(yīng)于輸入時(shí)鐘(FIN )和輸出時(shí)鐘(FOUT )通 過(guò)N進(jìn)行時(shí)鐘頻率分頻，并且使用該P(yáng)LL的時(shí)鐘乘法器基于該檢測(cè)結(jié)果，控 制該輸出時(shí)鐘(FOUT)的頻率。然而，使用該P(yáng)LL的該時(shí)鐘乘法器需要特定時(shí)間來(lái)控制該輸入時(shí)鐘和輸 出時(shí)鐘之間的相位/頻率差，并且該時(shí)鐘乘法器的誤差將會(huì)累積，直到該誤差 關(guān)于下一個(gè)輸入時(shí)鐘被補(bǔ)償。當(dāng)使用該P(yáng)LL的時(shí)鐘乘法器的輸入時(shí)鐘的頻率 大約為幾千KHz時(shí)，該時(shí)鐘乘法器的誤差將會(huì)累積更多。通常，使用該DLL的時(shí)鐘乘法器檢測(cè)輸入時(shí)鐘(FIN )和輸出時(shí)鐘(FOUT) 之間的相位/頻率差，并且基于該檢測(cè)結(jié)果，控制包含于一條延遲線的多個(gè)延 遲單元的延遲。然而，當(dāng)相乘比率增加時(shí)，會(huì)產(chǎn)生一個(gè)問(wèn)題，即在從該延遲單元輸出的 延遲信號(hào)之間的該相位/頻率差會(huì)增加。當(dāng)該相乘比率減小時(shí)，從該延遲單元 輸出的延遲信號(hào)之間的該相位/頻率差會(huì)減小。因此，使用該DLL的時(shí)鐘乘 法器在該低頻區(qū)域不能有效地操作。例如，當(dāng)時(shí)鐘乘法器接收周期為8;/s的輸入時(shí)鐘并產(chǎn)生周期為l;/s的輸 出時(shí)鐘時(shí)，要求該時(shí)鐘乘法器包括16個(gè)延遲單元，且每一個(gè)該延遲單元的延 遲時(shí)間為8/16^s。然而，使用目前傳統(tǒng)的非補(bǔ)償延遲單元很難獲得0.5/zs的 延遲時(shí)間。在目前的非補(bǔ)償延遲單元中，p偏置(p-bias ) ( PMOS器件的柵極 偏置)由電流反射(mirror)(作為MOS 二極管連接的PMOS晶體管)產(chǎn)生。 電流非補(bǔ)償延遲單元具有兩個(gè)反相級(jí)(inverter stage )、 一個(gè)壓控P溝道 (positive channel)金屬氧化物半導(dǎo)體(PMOS)電流源和一個(gè)壓控N溝道 (negative channel)金屬氧化物半導(dǎo)體(NMOS)電流源(見圖2)。該兩個(gè) 電流源控制該延遲單元的延遲周期。發(fā)明內(nèi)容本發(fā)明的一些示例性實(shí)施例提供了時(shí)鐘乘法器，以及與在低頻區(qū)域時(shí)可 以有效纟喿作的時(shí)鐘倍增的方法。本發(fā)明的 一 些示例性實(shí)施例提供了包括能夠在低頻區(qū)域有效操作的時(shí)鐘 乘法器的時(shí)鐘發(fā)生器。在本發(fā)明的一些示例性實(shí)施例中，時(shí)鐘乘法器包括相位-頻率檢測(cè)器、 電壓-電流轉(zhuǎn)換器、占空比(duty ratio )控制電路、多個(gè)可變延遲單元以及邊 緣組合器(edge combiner )。每一個(gè)可變延遲單元包括反相器(inverter )，包括在電源電壓與該反相 器輸出之間連接的上拉電路，以及在接地電壓與該反相器輸出之間連接的下 拉電路；電容，與該反相器輸出相連；滯后(hysteresis)緩存器，與該反相 器輸出相連。每一個(gè)上拉電路包括第一開關(guān)，由該反相器的輸入控制；以及第一可 變電阻器件，由第一電流控制電壓控制且與該第一開關(guān)串聯(lián)。每一個(gè)下拉電 路包括第二開關(guān)(逆向地)，由該反相器的輸入控制；以及第二可變電阻器 件，由第二電流控制電壓控制且與該第二開關(guān)串聯(lián)?；谟上辔?頻率檢測(cè)器 輸出的該控制信息，產(chǎn)生該第一和第二電流控制電壓，來(lái)控制向該電容充電 或放電所需的時(shí)間量。當(dāng)該反相器的輸出電壓大于第一臨界值時(shí)，該滯后緩存器被配置為產(chǎn)生 處于第一邏輯電平的方波電壓，而當(dāng)該反相器的輸出電壓小于第二臨界值時(shí)， 該滯后緩存器被配置為產(chǎn)生處于第二邏輯電平的方波電壓。可以控制或預(yù)定 該臨界值，使得由每一個(gè)延遲單元輸出的該延遲信號(hào)的占空比與該輸入時(shí)鐘 信號(hào)的占空比成比例(如相等)。
該電壓-電流轉(zhuǎn)換器轉(zhuǎn)換控制電壓，來(lái)產(chǎn)生第一和第二電流控制電壓?；?于該相位-頻率檢測(cè)器的控制信號(hào)產(chǎn)生該控制電壓?；谠摰谝缓偷诙娏骺?制電壓，該占空比控制電路控制輸入時(shí)鐘信號(hào)的該占空比?；谠撔薷倪^(guò)的 輸入信號(hào)，每一個(gè)該可變延遲單元產(chǎn)生三角波電壓，基于該三角波電壓產(chǎn)生 方波電壓，來(lái)修改該修改過(guò)的輸入信號(hào)的延遲，并且再次修改該修改過(guò)輸入 信號(hào)的占空比來(lái)產(chǎn)生延遲信號(hào)。該三角波電壓具有對(duì)應(yīng)于該第一和第二電流 控制電壓的坡度(slope )，且該延遲信號(hào)具有與該輸入時(shí)鐘信號(hào)成比例的占空 比?；趤?lái)自該可變延遲單元的延遲信號(hào)，該邊緣組合器產(chǎn)生多個(gè)倍增時(shí)鐘。 該邊緣組合器可以是包括組合邏輯的傳統(tǒng)邊緣組合器，組合邏輯包括"或" 門、"或非"門和反相器。 '每一個(gè)該可變延遲單元可以包括電容，并且當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng) 于第一邏輯電平時(shí)，該可變延遲單元通過(guò)由該第一電流控制電壓控制的第一 可變電阻器件對(duì)該電容充電，和當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平 時(shí)，通過(guò)由該第二電流控制電壓控制的第二可變電阻器件對(duì)該電容放電產(chǎn)生 該三角波電壓。每一個(gè)該可變延遲單元可以進(jìn)一步包括滯后緩存器，并且當(dāng)該三角波 電壓大于第一臨界值時(shí)，該滯后緩存器產(chǎn)生該具有該第一邏輯電平的方波電 壓，和當(dāng)該三角波電壓小于第二臨界值時(shí)，該滯后緩存器產(chǎn)生具有該第二邏 輯電平的方波電壓。該方波電壓可以對(duì)應(yīng)于一個(gè)延遲信號(hào)，該延遲信號(hào)具有與該輸入時(shí)鐘信 號(hào)的占空比成比例的占空比。每一個(gè)該可變延遲單元可以包括電容、第一開關(guān)、多個(gè)電流電路和滯后 緩存器。當(dāng)修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，將第一開關(guān)接通。當(dāng) 第一開關(guān)接通時(shí)，基于該第二電流控制電壓(通過(guò)由該第二電流控制電壓控 制的第一可變電阻器件)，該上拉電流電路對(duì)該電容充電。當(dāng)該三角波電壓大 于第一臨界值時(shí)，該滯后緩存器接收該三角波電壓并產(chǎn)生具有該第一邏輯電 平的該延遲輸入時(shí)鐘信號(hào)。每一個(gè)該可變延遲單元可以進(jìn)一步包括第二開關(guān)和下拉電流電路。該 當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，將第二開關(guān)接通。當(dāng)該第二 開關(guān)被接通時(shí)，基于該第二電流控制電壓(通過(guò)由該第二電流控制電壓控制 的第二可變電阻器件)，該下拉電流電路對(duì)該電容放電。當(dāng)該三角波電壓小于
第二臨界值時(shí)，該滯后緩存器接收該三角波電壓并產(chǎn)生具有該第二邏輯電平 的該延遲輸入時(shí)鐘信號(hào)。基于該第 一和第二電流控制電壓，該占空比控制電路產(chǎn)生內(nèi)部邏輯信號(hào) 并對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行現(xiàn)邏輯"或"操作，來(lái)修改該輸 入時(shí)鐘信號(hào)的占空比。該占空比控制電路包括電容，并且當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第 一邏輯電 平時(shí)，該占空比控制電路通過(guò)由該第 一 電流控制電壓控制的第 一可變電阻器 件對(duì)該電容充電，當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，通過(guò)由該第二 電流控制電壓控制的第二可變電阻器件對(duì)該電容放電，來(lái)產(chǎn)生該內(nèi)部邏輯信 號(hào)，并對(duì)該內(nèi)部邏輯信號(hào)和該內(nèi)部時(shí)鐘信號(hào)執(zhí)行邏輯"或"操作，來(lái)產(chǎn)生該 修改過(guò)的輸入信號(hào)。根據(jù)該控制電壓，該電壓-電流轉(zhuǎn)換器可以在內(nèi)部產(chǎn)生可變電流，并輸出電流控制電壓來(lái)在該可變延遲單元中反射(mirror)該可變電流。該時(shí)鐘乘法器可以進(jìn)一步包括電荷泵和環(huán)路濾波器?；谠撓辔?頻率檢 測(cè)器，該電荷泵產(chǎn)生電流?；趤?lái)自該電荷泵的電流，該環(huán)路濾波器產(chǎn)生該 控制電壓。在本發(fā)明的另一個(gè)示例性實(shí)施例中，時(shí)鐘乘法器包括相位-頻率檢測(cè)器、 電壓-電流轉(zhuǎn)換器、占空比控制電路、M個(gè)可變延遲模塊和邊緣組合器。該電 壓-電流轉(zhuǎn)換器轉(zhuǎn)換控制電壓，以產(chǎn)生第一和第二電流控制電壓?；谠撓辔?-頻率檢測(cè)器的控制信號(hào)，產(chǎn)生該控制電壓?；谠摰谝缓偷诙娏骺刂齐妷海?該占空比控制電路控制輸入時(shí)鐘信號(hào)的占空比。該M個(gè)可變延遲模塊的每一 個(gè)包括N個(gè)可變延遲單元。每一個(gè)該可變延遲單元基于該修改過(guò)的輸入信號(hào) 產(chǎn)生三角波電壓，基于該三角波電壓產(chǎn)生方波電壓，來(lái)修改該修改過(guò)的輸入 信號(hào)的延遲，并再次修改該修改過(guò)的輸入信號(hào)來(lái)產(chǎn)生延遲信號(hào)。該三角波電 壓具有對(duì)應(yīng)于該第一和第二電流控制電壓的坡度。該延遲信號(hào)具有與該輸入 時(shí)鐘信號(hào)的占空比成比例的占空比。每一個(gè)該可變延遲單元可以包括電容，并且當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng) 于第一邏輯電平時(shí)，基于該第一電流控制電壓(通過(guò)由該第一電流控制電壓 控制的第一可變電阻器件)，該可變延遲單元可以向該電容充電，當(dāng)該修改過(guò) 的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，基于該第二電流控制電壓(通過(guò)由該第 二電流控制電壓控制的第二可變電阻器件)，該可變延遲單元可以對(duì)該電容放
電，來(lái)產(chǎn)生該三角波電壓。每一個(gè)該改變延遲單元可以進(jìn)一步包括滯后緩存器，并且當(dāng)該三角波電 壓大于第一臨界值時(shí)，該滯后緩存器產(chǎn)生具有該第一邏輯電平的該方波電壓， 當(dāng)該三角波電壓小于第二臨界值時(shí)，產(chǎn)生具有該第二邏輯電平的該方波電壓。該方波電壓可以對(duì)應(yīng)于一個(gè)延遲信號(hào)，該延遲信號(hào)具有與該輸入時(shí)鐘信 號(hào)的占空比成比例的占空比。每一個(gè)該可變延遲單元可以包括電容、第一開關(guān)、上拉電流電路和滯后 緩存器。當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，該第一開關(guān)被接通。 當(dāng)該第 一開關(guān)被接通時(shí)，該上拉電流電路通過(guò)由該第 一 電流控制的第 一可變 電阻器件對(duì)該電容充電。當(dāng)該三角波電壓大于第一臨界值時(shí)，該滯后緩存器 接收該三角波電壓并產(chǎn)生具有該第一邏輯電平的該延遲輸入時(shí)鐘信號(hào)。每一個(gè)該可變延遲單元可以進(jìn)一步包括第二開關(guān)、下拉電流電路。該 當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，第二開關(guān)被接通。當(dāng)該第二 開關(guān)被接通時(shí)，該下拉電流電路通過(guò)由該第二電流控制電壓控制的第二可變 電阻器件對(duì)該電容充電，并且當(dāng)該三角波電壓小于第二臨界值時(shí)，該滯后緩 存器接收該三角波電壓并產(chǎn)生具有該第二邏輯電平的該延遲輸入時(shí)鐘信號(hào)?；谠摰谝缓偷诙娏骺刂齐妷?，該占空比控制電路可以產(chǎn)生內(nèi)部邏輯 信號(hào)，并配置為對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行邏輯"或"操作， 來(lái)修改該輸入時(shí)鐘信號(hào)的占空比。該占空比控制電路可以包括電容，并且當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第 一邏 輯電平時(shí)，該占空比控制電路可以通過(guò)由該第 一電流控制電壓控制的第 一可 變電阻器件對(duì)該電容充電，當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，通過(guò) 由該第二電流控制電壓控制的第二可變電阻器件對(duì)該電容放電，來(lái)產(chǎn)生該內(nèi) 部邏輯信號(hào)，并對(duì)該內(nèi)部邏輯信號(hào)和該內(nèi)部時(shí)鐘信號(hào)執(zhí)行邏輯"或"操作， 來(lái)產(chǎn)生該修改過(guò)的輸入信號(hào)。根據(jù)該控制電壓，該電壓-電流轉(zhuǎn)換器可以產(chǎn)生可變電流，來(lái)將該可變電 流提供至該可變延遲單元。基于來(lái)自第M個(gè)可變延遲^^莫塊中的最后一個(gè)可變延遲單元的該輸入時(shí)鐘 信號(hào)和延遲信號(hào)，該相位-頻率檢測(cè)器可以比較相位和頻率，并且基于該比專吏 結(jié)果，產(chǎn)生該控制信號(hào)。該相位-頻率檢測(cè)器可以比較K ( K是從1到M的自然數(shù))個(gè)可變延遲模
塊的第L (L是從1到N的自然數(shù))個(gè)延遲信號(hào)的相位和頻率，以及J (J是 從1到M且不等于K的自然數(shù))個(gè)可變延遲模塊的第L個(gè)延遲信號(hào)的相位 和頻率，并且基于該比較結(jié)果產(chǎn)生該控制信號(hào)。該時(shí)鐘乘法器可以進(jìn)一步包括電荷泵和環(huán)路濾波器?；谠撓辔?頻率檢 測(cè)器的控制信號(hào)，該電荷泵產(chǎn)生電流?；趤?lái)自該電荷泵的電流，該環(huán)路濾 波器產(chǎn)生該控制電壓。該時(shí)鐘乘法器可以進(jìn)一步包括配置為選擇多個(gè)倍增時(shí)鐘中的 一個(gè)的復(fù) 用器(multiplexer )。在本發(fā)明的另一個(gè)示例性實(shí)施例中，時(shí)鐘發(fā)生器包括基于延遲鎖定環(huán) (DLL )的時(shí)鐘乘法器、基于鎖相環(huán)(PLL )的時(shí)鐘發(fā)生器和分頻器(divider )。該基于DLL的時(shí)鐘乘法器將輸入時(shí)鐘信號(hào)乘以相乘系數(shù)P。該基于PLL 的時(shí)鐘發(fā)生器將該基于DLL的時(shí)鐘乘法器乘以相乘系數(shù)M,來(lái)產(chǎn)生具有該輸 入時(shí)鐘信號(hào)頻率的PXM倍頻率的時(shí)鐘信號(hào)。該分頻器從該基于PLL的時(shí)鐘 乘法器中以相乘系數(shù)P對(duì)該時(shí)鐘信號(hào)進(jìn)行分頻，來(lái)產(chǎn)生具有該輸入時(shí)鐘信號(hào) 頻率M倍的頻率的時(shí)鐘信號(hào)。該基于DLL的時(shí)鐘乘法器包括相位-頻率檢測(cè) 器、電壓-電流轉(zhuǎn)換器、占空比控制電路、M個(gè)可變延遲模塊和邊緣組合器。該電壓-電流轉(zhuǎn)換器轉(zhuǎn)換控制電壓來(lái)產(chǎn)生第一和第二電流控制電壓?；谠撓?位-頻率檢測(cè)器的控制信號(hào)產(chǎn)生該控制電壓?；谠摰谝缓偷诙娏骺刂齐妷?，該占空比控制電路控制輸入時(shí)鐘信號(hào)的該占空比。M個(gè)可變延遲模塊的 每一個(gè)包括N個(gè)可變延遲單元。基于該修改過(guò)的輸入信號(hào)，每一個(gè)該延遲單 元產(chǎn)生三角波電壓，并且基于該三角波電壓產(chǎn)生方波電壓，來(lái)修改該修改過(guò) 的輸入信號(hào)的延遲，并配置為再次修改該修改過(guò)的輸入信號(hào)的占空比來(lái)產(chǎn)生 延遲信號(hào)。該三角波電壓具有對(duì)應(yīng)于該第一和第二電流控制電壓的坡度。該 延遲信號(hào)具有與該輸入時(shí)鐘信號(hào)的占空比成比例的占空比?；趤?lái)自每一個(gè) 該可變延遲模塊的延遲信號(hào)，該邊緣組合器產(chǎn)生多個(gè)倍增時(shí)鐘(multiplied clock )。該可變延遲單元的每一個(gè)可以包括電容，并且當(dāng)該修改過(guò)的輸入信號(hào)對(duì) 應(yīng)于第 一邏輯電平時(shí)，該可變延遲單元通過(guò)由該第 一 電流控制電壓控制的第 一可變電阻器件對(duì)該電容充電，當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平 時(shí)，通過(guò)由第二電流控制電壓控制的第二可變電阻器件對(duì)該電容放電，來(lái)產(chǎn) 生該三角波電壓。 該可變延遲單元的每一個(gè)進(jìn)一步包括滯后緩存器，當(dāng)該三角波電壓大于 第一臨界值時(shí)，該滯后緩存器產(chǎn)生具有該第一邏輯電平的該方波電壓，當(dāng)該 三角波電壓小于第二臨界值時(shí)，產(chǎn)生具有該第二邏輯電平的該方波電壓。該方波電壓可以對(duì)應(yīng)于一個(gè)延遲信號(hào)，該延遲信號(hào)具有與該輸入時(shí)鐘信 號(hào)的占空比成比例的占空比。該可變延遲單元的每一個(gè)可以包括電容、第一開關(guān)、上拉電流電路和滯 后緩存器。當(dāng)該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，該第一開關(guān)被接 通。當(dāng)該第一開關(guān)一皮接通時(shí)，該上拉電流電路通過(guò)由該第一電流控制的第一 可變電阻器件對(duì)該電容充電。當(dāng)該三角波電壓大于第一臨界值時(shí)，該滯后緩 存器接收該三角波電壓并產(chǎn)生具有該第一邏輯電平的該延遲輸入時(shí)鐘信號(hào)。該可變延遲單元的每一個(gè)可以進(jìn)一步包括第二開關(guān)和下拉電流電路。當(dāng) 該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，該第二開關(guān)被接通。當(dāng)該第二 開關(guān)被接通時(shí)，該下拉電流電路通過(guò)由該第二電流控制電壓控制的第二可變 電阻器件對(duì)該電容放電。當(dāng)該三角波電壓小于第二臨界值時(shí)，該滯后緩存器 接收該三角波電壓并產(chǎn)生具有該第二邏輯電平的該延遲輸入時(shí)鐘信號(hào)?；谠摰?一和第二電流控制電壓，該占空比控制電路可以產(chǎn)生內(nèi)部邏輯 信號(hào)，并對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行邏輯"或"操作，以修改 該輸入時(shí)鐘信號(hào)的占空比。該占空比控制電路可以包括電容，并且當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第一邏 輯電平時(shí)，該占空比控制電路可以通過(guò)由該第 一 電流控制電壓控制的第三可 變電阻器件對(duì)該電容充電，當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，通過(guò) 由該第二電流控制電壓控制的第四可變電阻器件對(duì)該電容放電，來(lái)產(chǎn)生該內(nèi) 部邏輯信號(hào)，并對(duì)該內(nèi)部邏輯信號(hào)和該輸入時(shí)鐘信號(hào)執(zhí)行邏輯"或"操作， 來(lái)產(chǎn)生該修改過(guò)的輸入信號(hào)。根據(jù)該控制電壓，該電壓-電流轉(zhuǎn)換器可以產(chǎn)生可變電流，來(lái)將該可變電 流提供給該可變延遲單元。該相位-頻率檢測(cè)器可以將該輸入時(shí)鐘信號(hào)的相位和頻率與來(lái)自第M個(gè) 可變延遲模塊中最后可變延遲單元的延遲信號(hào)的相位和頻率進(jìn)行比較并基于 比較的結(jié)果產(chǎn)生該控制信號(hào)。 '該相位-頻率檢測(cè)器可以比較K ( K是從1到M的自然數(shù))個(gè)可變延遲模 塊的第L ( L是從1到N的自然數(shù))個(gè)延遲信號(hào)相位和頻率和J ( J是從1到 M且不等于K的自然數(shù))個(gè)可變延遲模塊的第L延遲信號(hào)的相位和頻率，并 且根據(jù)比較結(jié)果產(chǎn)生該控制信號(hào)。該時(shí)鐘發(fā)生器可以進(jìn)一步包括電荷泵和環(huán)路濾波器?；谠撓辔?頻率檢 測(cè)器的控制信號(hào)，該電荷泵產(chǎn)生電流?；趤?lái)自該電荷泵的電流，該環(huán)路濾 波器產(chǎn)生該控制電壓。該時(shí)鐘發(fā)生器可以進(jìn)一步包括配置為選擇該多個(gè)倍增時(shí)鐘中 一個(gè)的復(fù)用器。在本發(fā)明的另一個(gè)示例性實(shí)施例中， 一種倍增時(shí)鐘的方法包括通過(guò)轉(zhuǎn) 換基于相位-頻率檢測(cè)器的控制信號(hào)產(chǎn)生的控制電壓，產(chǎn)生第一和第二電流控制電壓；基于該第一和第二電流控制電壓，修改輸入時(shí)鐘信號(hào)的該占空比， 來(lái)產(chǎn)生修改過(guò)的輸入信號(hào)；基于該修改過(guò)的輸入信號(hào)，通過(guò)產(chǎn)生三角波電壓 來(lái)修改該修改過(guò)的輸入信號(hào)的延遲，并且基于該三角波電壓，產(chǎn)生方波電壓； 通過(guò)再次修改該修改過(guò)的輸入信號(hào)的該占空比來(lái)產(chǎn)生多個(gè)延遲信號(hào)；以及基 于該延遲信號(hào)產(chǎn)生多個(gè)倍增時(shí)鐘。該三角波電壓具有對(duì)應(yīng)于該第一和第二電 流控制電壓的坡度，且每一個(gè)該延遲信號(hào)具有與該輸入時(shí)鐘信號(hào)的占空比成 比例的占空比。修改該輸入時(shí)鐘信號(hào)的占空比可以包括基于該第一和第二電流控制電 壓，產(chǎn)生內(nèi)部邏輯信號(hào)；以及對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)上實(shí)現(xiàn)邏 輯"或"操作，來(lái)修改該輸入時(shí)鐘信號(hào)的占空比?；谠撔薷倪^(guò)的輸入信號(hào)，產(chǎn)生該三角波電壓包括當(dāng)該修改過(guò)的輸入 信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，使用該第一電流控制電壓向電容充電；以及當(dāng) 該修改過(guò)的輸入信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，使用該第二電流控制電壓對(duì)該 電容放電?；谠撊遣妷?，產(chǎn)生該方波電壓可以包括當(dāng)該三角波電壓大于第 一臨界值時(shí)，產(chǎn)生具有該第一邏輯電平的該方波電壓；以及當(dāng)該三角波電壓 小于第二臨界值時(shí)，產(chǎn)生具有該第二邏輯電平的該方波電壓。該方波電壓可以對(duì)應(yīng)于 一 個(gè)延遲信號(hào)，該延遲信號(hào)具有與該輸入時(shí)鐘信 號(hào)成比例的占空比。因此，通過(guò)修改輸入時(shí)鐘信號(hào)的該延遲，根據(jù)本發(fā)明的時(shí)鐘乘法器可以 在低頻區(qū)域有效操作。同樣地，通過(guò)修改基于延遲鎖定環(huán)的提供給時(shí)鐘乘法器的輸入時(shí)鐘信號(hào)
的延遲，根據(jù)本發(fā)明的時(shí)鐘發(fā)生器可以在低頻區(qū)域有效操作。通過(guò)參照附圖(其中示出了本發(fā)明的實(shí)施例)，現(xiàn)在將在下面更全面地描 述本發(fā)明的實(shí)施例。然而，本發(fā)明可以以許多不同的形式實(shí)施，并且不應(yīng)該 解釋為受限于這里提出的實(shí)施例。相反的，提供的這些實(shí)施例使得本說(shuō)明書在整個(gè)申請(qǐng)中，相同的附圖標(biāo)記表示相同的器件。


對(duì)于本領(lǐng)域技術(shù)人員，通過(guò)參照附圖，對(duì)示例性實(shí)施例進(jìn)行詳細(xì)描述，本發(fā)明的上述和其它優(yōu)點(diǎn)將變得更加明顯，其中圖1是根據(jù)本發(fā)明的示例性實(shí)施例的、包括雙環(huán)的時(shí)鐘發(fā)生器的框圖； 圖2是根據(jù)本發(fā)明的示例性實(shí)施例的、基于延遲鎖定環(huán)的時(shí)鐘乘法器的框圖；圖3是該電壓-電流轉(zhuǎn)換器240以及用來(lái)描述圖2中該時(shí)鐘乘法器操作的 一個(gè)可變延遲單元310的電路圖；圖4是圖3的該電壓-電流轉(zhuǎn)換器240及該可變延遲單元的示例性實(shí)施例 的詳細(xì)電路圖；圖5是圖解在圖4中該電壓-電流轉(zhuǎn)換器240以及一個(gè)可變延遲單元310 的操作的定時(shí)圖；圖6是圖解在圖2中的該時(shí)鐘乘法器中使用的傳統(tǒng)邊緣組合器的框圖。
具體實(shí)施方式
圖1是根據(jù)本發(fā)明的示例性實(shí)施例的包括雙環(huán)的時(shí)鐘發(fā)生器的框圖。 參照?qǐng)D1,時(shí)鐘發(fā)生器100包括基于延遲鎖定環(huán)(DLL)的時(shí)鐘乘法器 100、基于鎖相環(huán)(PLL)的時(shí)鐘乘法器120以及分頻器130。該基于DLL的時(shí)鐘乘法器110將輸入時(shí)鐘頻率信號(hào)FIN乘以相乘系數(shù)P。 一般地，當(dāng)該基于DLL的時(shí)鐘乘法器110的該輸入時(shí)鐘信號(hào)FIN的頻率是幾 十KHz的低頻時(shí)，該基于DLL的時(shí)鐘乘法器110的誤差會(huì)被累計(jì)。因此， 該基于DLL的時(shí)鐘乘法器110將該輸入時(shí)鐘信號(hào)FIN的頻率將輸入時(shí)鐘信號(hào) FIN的頻率與該乘法系數(shù)P相乘，來(lái)向基于該鎖相環(huán)的時(shí)鐘乘法器120的提 供延遲鎖定環(huán)輸出信號(hào)DLL_OUT ( FIN X P )。將該相乘輸入信號(hào)DLL—OUT的頻率與 相乘系數(shù)M相乘，以產(chǎn)生鎖相環(huán)輸出信號(hào)PLLJDUT (FINXPXM)。因此， 該時(shí)鐘發(fā)生器100可以防止在低頻操作模式中基于該鎖相環(huán)的時(shí)鐘發(fā)生器 120誤差的累積。該分頻器130通過(guò)該基于DLL的時(shí)鐘乘法器110的相乘系數(shù)P對(duì)該鎖相 環(huán)輸出信號(hào)PLL—OUT進(jìn)行分破，來(lái)輸出 一輸出信號(hào)FOUT ( FIN X M )。因此，該時(shí)鐘發(fā)生器IOO可以產(chǎn)生具有作為目標(biāo)頻率的FINX M頻率的 輸出時(shí)鐘PLLJDUT。圖2是圖解根據(jù)本發(fā)明的示例性實(shí)施例的基于DLL的時(shí)鐘乘法器的框圖。參照?qǐng)D2，基于DLL的時(shí)鐘乘法器包括相位-頻率檢測(cè)器210、電荷泵 220、環(huán)路濾波器230、電壓-電流轉(zhuǎn)換器240、占空比控制電路250、第一到 第四可變延遲模塊262、 264、 266和268、邊緣組合器270和時(shí)鐘選擇器280。該相位-頻率檢測(cè)器210接收兩個(gè)時(shí)鐘信號(hào)，并檢測(cè)在該兩個(gè)時(shí)鐘信號(hào)之 間的相位/頻率差。當(dāng)檢測(cè)到該兩個(gè)時(shí)鐘信號(hào)之間的相位/頻率的差時(shí)，該相位 -頻率檢測(cè)器210產(chǎn)生交替的控制信號(hào)(如，UP信號(hào)和DN信號(hào))來(lái)調(diào)整控 制電壓(VCON)。例如，該相位-頻率檢測(cè)器210可以將該輸入時(shí)鐘信號(hào)FIN的相位和頻率 與從第四可變延遲模塊268中的最后可變延遲單元輸出的延遲信號(hào)(延遲的 輸入時(shí)鐘信號(hào))的相位和頻率進(jìn)行比較，并且該相位-頻率檢測(cè)器210可以基 于該比較結(jié)果產(chǎn)生該控制信號(hào)。另外，該相位-頻率檢測(cè)器210可以將K (K 是從1到4的自然數(shù))個(gè)可變延遲模塊中的第L ( L是從1到4的自然數(shù)) 個(gè)延遲信號(hào)的相位和頻率與J ( J是從1到4但不等于K的自然數(shù))個(gè)可變延 遲模塊中的第L個(gè)延遲信號(hào)的相位和頻率進(jìn)行比較，并且該相位-頻率檢測(cè)器 210可以基于該比較結(jié)果產(chǎn)生該控制信號(hào)?；谠揢P/DN控制信號(hào)，該電荷泵220產(chǎn)生正電流或負(fù)電流，來(lái)增加或 降低存儲(chǔ)于該環(huán)路濾波器230的電容中的電荷數(shù)量。例如，當(dāng)該電荷泵220 接收第一控制信號(hào)(UP )時(shí)，該電荷泵220可以增加存儲(chǔ)于該環(huán)路濾波器230 的電容中的電荷，且當(dāng)該電荷泵220接收第二控制信號(hào)(DN)時(shí)，該電荷泵 220可以減少存儲(chǔ)于該環(huán)路濾波器230的電容中的電荷?；谟稍撾姾杀?20控制的、存儲(chǔ)于該環(huán)路濾波器230的電容中的電荷，
該環(huán)路濾波器230產(chǎn)生該控制電壓VCON。例如，當(dāng)該電荷泵220增加存儲(chǔ) 于該環(huán)路濾波器230的電容中的電荷時(shí)，該環(huán)路濾波器230增加該控制電壓 VCON，并且當(dāng)該電荷泵220減小存儲(chǔ)于該環(huán)路濾波器230的電容中的電荷 時(shí)，該環(huán)路濾波器230減小該控制電壓VCON。該電壓-電流轉(zhuǎn)換器240轉(zhuǎn)換基于該相位-頻率檢測(cè)器210的控制信號(hào) (UP, CN)產(chǎn)生的該控制電壓VCON,來(lái)產(chǎn)生第一和第二電流控制電壓(在 電流源251和252)。因此，該電壓-電流轉(zhuǎn)換器240產(chǎn)生該第一和第二電流控 制電壓，用來(lái)修改該占空比控制電路250的占空比，并基于該控制電壓VCON 產(chǎn)生該可變延遲模塊262、 264、 266和268的延遲信號(hào)?；谠摰谝缓偷诙娏骺刂齐妷海撜伎毡瓤刂?電路250控制(修改) 該輸入信號(hào)FIN的占空比。該占空比控制電路250包括第一和第二可變電流 源251和252、電容254和或門256。該占空比控制電路250對(duì)該輸入信號(hào)FIN和基于從該電壓-電流轉(zhuǎn)換器 240中輸出的第一和第二電流控制電壓在該電容254中產(chǎn)生的內(nèi)部邏輯信號(hào) 執(zhí)行邏輯"或"操作，來(lái)降低從該可變延遲模塊262、 264、 266和268中產(chǎn) 生的三角波電壓的坡度。例如，當(dāng)該輸入信號(hào)FIN處于第一邏輯電平時(shí)，該占空比控制電路250 基于該第一電流控制電壓對(duì)該電容254充電。另一方面，當(dāng)該輸入信號(hào)FIN 處于第二邏輯電平時(shí)，該占空比控制電路250基于該第二電流控制電壓對(duì)該 電容254 ;^文電，來(lái)產(chǎn)生該內(nèi)部邏輯信號(hào)。該占空比控制電路250對(duì)該內(nèi)部邏 輯信號(hào)和該輸入信號(hào)FIN執(zhí)行該"或"操作來(lái)產(chǎn)生該修改過(guò)的輸入信號(hào)。每一個(gè)該可變延遲模塊262、 264、 266和268包括多個(gè)可變延遲單元。 基于由該占空比控制電路250產(chǎn)生的該修改過(guò)的輸入信號(hào)，每一個(gè)該可變延 遲單元產(chǎn)生具有對(duì)應(yīng)于該第一和第二電流控制電壓的坡度的三角波電壓，并 基于該三角波電壓產(chǎn)生方波電壓，來(lái)修改該修改過(guò)的輸入信號(hào)的延遲。通過(guò) 再次修改該修改過(guò)的輸入信號(hào)的占空比，每一個(gè)該可變延遲單元產(chǎn)生具有與 該輸入信號(hào)的占空比成例的延遲信號(hào)的占空比。基于從每一個(gè)該可變延遲單元中輸出的延遲信號(hào)，該邊緣組合器270產(chǎn) 生多個(gè)倍增時(shí)鐘。例如，通過(guò)分別將該輸入信號(hào)FIN乘以1、 2、 4和8,該 邊緣組合器270可以產(chǎn)生倍增時(shí)鐘。該時(shí)鐘選擇器280選擇從該邊緣組合器270中輸出的倍增時(shí)鐘之一，來(lái) 產(chǎn)生輸出時(shí)鐘FOUT。因此，通過(guò)增加該輸入信號(hào)FIN的延遲，該基于DLL的時(shí)鐘乘法器110 可以在低頻區(qū)域有效地操作。在下文中，參照附圖3、 4和5,將描述該電壓-電流轉(zhuǎn)換器240和在每一 個(gè)該可變延遲模塊262、 264、 266和268中的該可變延遲單元的操作。圖3是該電壓-電流轉(zhuǎn)換器240和圖2中的一個(gè)可變延遲單元310的電路 圖，圖4是該電壓-電流轉(zhuǎn)換器240和圖3中的該可變延遲單元的示例性實(shí)施 例的詳細(xì)電^^圖，圖5是圖解該電壓-電流轉(zhuǎn)換器240和圖4中該可變延遲單 元310的操作的時(shí)序圖。該電壓-電流轉(zhuǎn)換器240產(chǎn)生由該控制電壓VCON控制的可變電流(如， 通過(guò)每一個(gè)晶體管MNl, MP2的可變電流)。該可變電流可以;波反射，經(jīng)由 傳送至該可變延遲單元310的電流控制電壓，來(lái)發(fā)射該可變延遲單元310中 的該電壓-電流轉(zhuǎn)換器240的該可變電流。例如，該電壓-電流轉(zhuǎn)換器240可以 包括電流反射，基于該反射的電流，該可變電流和輸出控制電壓將該電流反 射至該可變延遲單元310。該電壓-電流轉(zhuǎn)換器240包括壓控電流源242和多個(gè)晶體管(MN1、 MN2 和MN4)來(lái)形成電流反射電路。如圖4所示，每一個(gè)該晶體管MN1、 MN2 和MN4可以作為一對(duì)串聯(lián)的晶體管執(zhí)行。該可變延遲單元310可以是如圖2所示的多個(gè)延遲單元(#1到#7)中之 一。該可變延遲單元310包括反相器301、第一和第二開關(guān)302 (如晶體管 MP4)和303 (如晶體管MN7)、上拉電流電路304、下拉電流電路305、電 容306和滯后緩存器308。該電容可以使用NMOS晶體管MN8的該柵極電 介質(zhì)來(lái)實(shí)現(xiàn)?；谳斎胄盘?hào)A，該可變延遲單元310產(chǎn)生三角波電壓，且該三角波電 壓具有對(duì)應(yīng)于該第一和第二電流控制電壓的坡度。輸入信號(hào)A從該輸入信號(hào) FIN中獲得，該輸入信號(hào)FIN由該占空比控制電路修改(見圖2 )?；谠撊?角波電壓，該可變延遲單元310產(chǎn)生方波電壓來(lái)修改該修改過(guò)的輸入信號(hào)A 的延遲。該可變延遲單元310再次修改該修改過(guò)的輸入信號(hào)A的占空比以輸 出延遲信號(hào)Y。當(dāng)該修改過(guò)的輸入信號(hào)A處于第 一邏輯電平時(shí)，該第 一開關(guān)302被接通， 且當(dāng)該第 一開關(guān)302被接通時(shí)，基于從該電壓-電流轉(zhuǎn)換器240輸出的該第一 電流控制電壓，該上拉電流電^各304對(duì)該電容306充電。該上拉電流電路304通過(guò)第一可變電阻器件對(duì)該電容306充電，該第一 可變電阻器件(MP5)由從該電壓-電流轉(zhuǎn)換器240輸出的第一電流控制電壓 控制。該第一可變電阻器件(MP5)控制該電容被填充的速率，因此控制該 電容的三角波電壓上升的坡度。該第一可變電阻器件可以作為一個(gè)或多個(gè)串 聯(lián)的晶體管MP5實(shí)施，該一個(gè)或多個(gè)串聯(lián)的晶體管MP5由從該電壓-電流轉(zhuǎn) 換器240輸出的一個(gè)或多個(gè)第一電流控制電壓控制。當(dāng)該修改過(guò)的輸入信號(hào)A處于第二邏輯電平時(shí)，該第二開關(guān)303被接通， 且當(dāng)該第二開關(guān)303被接通時(shí)，基于該電壓-電流轉(zhuǎn)換器240中的該第二電流 控制電壓，該下拉電流電路305對(duì)該電容306放電。該下拉電流電路305通過(guò)第二可變電阻器件(MN6 )對(duì)該電容306放電， 該第二可變電阻器件(MN6)由從該電壓-電流轉(zhuǎn)換器240中輸出的第二電流 控制電壓控制。該第二可變電阻器件(MN6)控制該電容排空的速率，因此 控制該電容的三角波電壓下降的坡度。該第二可變電阻器件可以作為一個(gè)或 多個(gè)串聯(lián)晶體管MN6實(shí)施，該一個(gè)或多個(gè)串聯(lián)的晶體管MP6由從該電壓-電流轉(zhuǎn)換器240輸出的一個(gè)或多個(gè)第二電流控制電壓控制。該電壓-電流轉(zhuǎn)換器240包括由VCON控制的壓控電流源242和執(zhí)行電流 反射電路的多個(gè)晶體管(MN1、 MN2和MN4)。如圖4所示，每一個(gè)該晶體 管MN1、 MN2和MN4可以作為一對(duì)串聯(lián)晶體管實(shí)施。當(dāng)該第一開關(guān)302被接通時(shí)，該滯后緩存器308接收三角波電壓，并且 當(dāng)該三角波電壓大于第一臨界值時(shí)，產(chǎn)生具有該第一邏輯電平的延遲輸入信 號(hào)。另外，當(dāng)該第二開關(guān)303被接通時(shí)，該滯后緩存器308接收三角波電壓， 并且當(dāng)該三角波電壓小于第二臨界值時(shí)，產(chǎn)生具有該第二邏輯電平的延遲輸 入信號(hào)。該可變延遲單元310的操作描述如下。當(dāng)該修改過(guò)的輸入信號(hào)A處于該第一邏輯電平時(shí)，該可變延遲單元310 通過(guò)該第一可變電阻器件對(duì)該電容306充電，該第一可變電阻器件由該第一 電流控制電壓控制。當(dāng)該修改過(guò)的輸入信號(hào)A處于該第二邏輯電平時(shí)，該可 變延遲單元310通過(guò)該第二可變電阻器件對(duì)該電容306放電，該第二可變電 阻器件由該第二電流控制電壓控制。該電容306的充電和放電產(chǎn)生在該電容 306處的三角波電壓。
該可變延遲單元310包括由互補(bǔ)開關(guān)302和303 (晶體管MP4和MP7 ) 形成的反相器、由該n溝道晶體管MN1和MN6，以及p溝道晶體管MP2和 MP5形成的電流反射。控制信號(hào)VCON的值確定了在p溝道晶體管MP1中 流動(dòng)的電流，因此確定了通過(guò)晶體管MN1、 MP2、 MN4、 MN5和MN6流動(dòng) 的電流。在該VCON的值較高時(shí)，該p溝道晶體管MP5 (或n溝道晶體管 MN7)中流動(dòng)的電流低。當(dāng)該VCON的值減小時(shí)，在該p溝道晶體管MP5 (或n溝道晶體管MN7)中流動(dòng)的電流增加。由p溝道晶體管MP5提供的 低電流限制IUP的值(通過(guò)晶體管MP5 ),該IUP值是p溝道晶體管MP4的 漏-源極電流。當(dāng)該電流IUP和IDN減小時(shí)，該反相器(MP4和MN7 )的開 關(guān)速度降低，因此當(dāng)從該輸入信號(hào)A中產(chǎn)生該輸出信號(hào)Y時(shí)增加了延遲。因 此，為了減小通過(guò)該可變延遲單元310的該輸入信號(hào)A的延遲，減小了該控 制信號(hào)VCON的值。相反，當(dāng)該IUP和IDN電流值增加時(shí)，反相器(MP4和MN7 )的該開 關(guān)速度增加，因此當(dāng)從該輸入信號(hào)A中產(chǎn)生該輸出信號(hào)Y時(shí)減小了延遲。因 此，為了減小通過(guò)該可變延遲單元310的該輸入信號(hào)A的延遲，增加了該控 制信號(hào)VCON的值。通過(guò)鎖存或解鎖該三角波電壓，該滯后緩存器308產(chǎn)生一方波電壓。當(dāng) 該三角波電壓大于該第一臨界值時(shí)，該方波電壓具有該第一邏輯電平，且當(dāng) 該三角波電壓小于該第二臨界值時(shí)，該方波電壓具有該第二邏輯電平。例如， 可以控制該滯后緩存器308中的該第一臨界值和第二臨界值，這樣該方波電 壓對(duì)應(yīng)于一個(gè)延遲信號(hào)，該延遲信號(hào)具有與該輸入信號(hào)FIN的占空比成比例 (如成比例或等于)的占空比。圖6是圖2中的該邊緣組合器270的框圖。參照?qǐng)D6，邊緣組合器270包括多個(gè)"或"電路、多個(gè)"或非"電路和 反相器。該邊緣組合器270接收多個(gè)從該可變延遲模塊262、 264、 266和268中 輸出的延遲信號(hào)，并基于該接收到的延遲信號(hào)，通過(guò)分別將該輸入信號(hào)FIN 乘以1、 2、 4和8產(chǎn)生倍增時(shí)鐘。沒有描述該邊緣組合器270的操作，這是 因?yàn)閳D6中所示的該邊緣組合器270是在延遲鎖定環(huán)中通常被本領(lǐng)域技術(shù)人 員所了解的傳統(tǒng)邊緣組合器。如上所述，根據(jù)本發(fā)明的示例性實(shí)施例的該時(shí)鐘乘法器通過(guò)修改該輸入
信號(hào)的延遲可以在低頻區(qū)域有效地操作。同樣，根據(jù)本發(fā)明的示例性實(shí)施例的該時(shí)鐘發(fā)生器通過(guò)修改提供給基于DLL的時(shí)鐘乘法器的延遲可以在低頻區(qū)域有效地操作。在不脫離在下文中聲明的本發(fā)明的精神或范圍的情況下，許多明顯的變更都是可能的。例如，可以變換該晶體管MP4和MP5的串接序列，和/或變 換該晶體管MN7和MN6的串接序列，而不顯著影響該可變延遲單元310的 操作。因此，描述了本發(fā)明的示例性實(shí)施例之后，可以理解，由于在不脫離 如權(quán)利要求所述的本發(fā)明的精神或范圍的情況下許多明顯的變更是可能的， 故由權(quán)利要求所定義的本發(fā)明不僅限于上面描述中所提出的具體細(xì)節(jié)。在權(quán) 利要求中，符號(hào)P、 M、 N、 L、 J和K代表數(shù)字，且該數(shù)字M、 N、 L和K 是自然數(shù)。本申請(qǐng)要求在35USC §119之下的、于2006年8月21日在韓國(guó)知識(shí)產(chǎn) 權(quán)局(KIPO)提交的申請(qǐng)?zhí)枮?006-78957的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，在此作 為參考將其引用。
權(quán)利要求
1.一種時(shí)鐘乘法器，包括多個(gè)可變延遲單元，該所述可變延遲單元的每一個(gè)被配置為基于輸入時(shí)鐘信號(hào)產(chǎn)生三角波電壓，并且被配置為基于該三角波電壓產(chǎn)生方波電壓。
2. 權(quán)利要求1的該時(shí)鐘乘法器，進(jìn)一步包括 相位-頻率檢測(cè)器；以及占空比控制電路，被配置為基于該相位-頻率檢測(cè)器輸出的控制信號(hào)，修 改該輸入時(shí)鐘信號(hào)的占空比。
3. 權(quán)利要求2的該時(shí)鐘乘法器，進(jìn)一步包括電壓-電流轉(zhuǎn)換器，其被配置 為基于該控制電壓產(chǎn)生第一和第二電流控制電壓，基于由該相位-頻率檢測(cè)器 輸出的控制信號(hào)產(chǎn)生該控制電壓。
4. 權(quán)利要求3的該時(shí)鐘乘法器，進(jìn)一步包括邊緣組合器，其被配置為基 于來(lái)自該可變延遲單元的方波電壓產(chǎn)生多個(gè)倍增時(shí)鐘。
5. 權(quán)利要求1的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元被配置為修 改其各自的方波電壓的該占空比。
6. 權(quán)利要求1的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元中的該三角 波電壓具有對(duì)應(yīng)于第一電流控制電壓的上升沿和對(duì)應(yīng)于第二電流控制電壓的 下降沿。
7. 權(quán)利要求6的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元包括電容， 且該可變延遲單元被配置為通過(guò)由該第 一 電流控制電壓控制的第 一可變電阻 器件對(duì)該電容充電，和通過(guò)由該第二電流控制電壓控制的第二可變電阻器件 對(duì)該電容放電來(lái)產(chǎn)生該三角波電壓。
8. 權(quán)利要求6的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元進(jìn)一步包括 滯后緩存器，且當(dāng)該三角波電壓大于第一臨界值時(shí)，該滯后緩存器被配置為 產(chǎn)生處于第一邏輯電平的該方波電壓，和當(dāng)該三角波電壓小于第二臨界值時(shí)， 被配置為產(chǎn)生處于第二邏輯電平的該方波電壓。
9. 權(quán)利要求8的該時(shí)鐘乘法器，其中該方波電壓對(duì)應(yīng)于一延遲信號(hào)，該 延遲信號(hào)具有與該輸入時(shí)鐘信號(hào)的占空比成比例的占空比。
10. 權(quán)利要求1的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元包括 電容； 第一開關(guān)，當(dāng)該可變延遲單元的輸入處于第一邏輯電平時(shí)，該第一開關(guān)被配置為接通；上拉電流電路，當(dāng)該第一開關(guān)被導(dǎo)通過(guò)時(shí)，被配置為通過(guò)基于由相位-頻率4企測(cè)器輸出的該控制信號(hào)控制的該第一可變電阻器件對(duì)該電容充電；以 及滯后緩存器，被配置為接收該三角波電壓，并且當(dāng)該三角波電壓大于第 一臨界值時(shí)，被配置為產(chǎn)生處于該第一邏輯電平的該方波電壓。
11. 權(quán)利要求10的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元進(jìn)一步包括第二開關(guān)，當(dāng)該可變延遲單元的輸入處于第二邏輯電平時(shí)，該第二開關(guān) 被配置為接通；以及下拉電流電^各，當(dāng)該第二開關(guān)^皮接通時(shí)，被配置為通過(guò)基于由該相位-頻率檢測(cè)器輸出的該控制信號(hào)控制的該第二可變電阻器件對(duì)該電容放電，其中該滯后緩存器被配置為接收該三角波電壓，并且當(dāng)該三角波電壓小 于第二臨界值時(shí)，被配置為產(chǎn)生處于該第二邏輯電平的該方波電壓。
12. 權(quán)利要求1的該時(shí)鐘乘法器，進(jìn)一步包括占空比控制電路，該占空比 控制電路被配置為基于由相位-頻率檢測(cè)器輸出的控制信號(hào)修改該輸入時(shí)鐘 信號(hào)的占空比，其中，該占空比控制電路被配置為基于由該相位-頻率檢測(cè)器輸出的該控 制信號(hào)，產(chǎn)生內(nèi)部邏輯信號(hào)，和被配置為對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信 號(hào)進(jìn)行邏輯"或"操作，從而修改該輸入時(shí)鐘信號(hào)的占空比。
13. 權(quán)利要求12的該時(shí)鐘乘法器，其中該占空比控制電路包括電容，并且該占空比控制電路被配置為當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第 一邏輯電平時(shí)， 基于由該相位-頻率檢測(cè)器輸出的該控制信號(hào)，通過(guò)第三可變電阻器件對(duì)該電 容充電，和當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，基于由該相位-頻率枱r 測(cè)器輸出的該控制信號(hào)，通過(guò)第四可變電阻器件對(duì)該電容放電，從而產(chǎn)生該 內(nèi)部邏輯信號(hào)，并且被配置為對(duì)該內(nèi)部邏輯信號(hào)和該輸入時(shí)鐘信號(hào)執(zhí)行邏輯 "或"操作。
14. 權(quán)利要求1的該時(shí)鐘乘法器，進(jìn)一步包括電壓-電流轉(zhuǎn)換器，其被配 置為轉(zhuǎn)換控制電壓來(lái)產(chǎn)生第一和第二電流控制電壓，基于相位-頻率檢測(cè)器的 該控制信號(hào)產(chǎn)生該控制電壓；其中基于該第一和第二電流控制電壓，每一個(gè) 該可變延遲單元產(chǎn)生三角波電壓。
15. 權(quán)利要求14的該時(shí)鐘乘法器，進(jìn)一步包括電荷泵，被配置為基于該相位-頻率檢測(cè)器的該控制信號(hào)，產(chǎn)生電流；以及環(huán)路濾波器，被配置為基于來(lái)自該電荷泵的電流，產(chǎn)生該控制電壓。
16. —種時(shí)鐘乘法器，包括 相位-頻率4全測(cè)器；電壓-電流轉(zhuǎn)換器，其被配置為轉(zhuǎn)換控制電壓來(lái)產(chǎn)生第 一和第二電流控制 電壓，基于來(lái)自該相位-頻率檢測(cè)器的控制信號(hào)產(chǎn)生該控制電壓；占空比控制電路，其被配置為基于該第一和第二電流控制電壓，修改輸 入時(shí)鐘信號(hào)的該占空比；M個(gè)可變延遲模塊，該可變延遲模塊的每一個(gè)包括N個(gè)可變延遲單元， 每一個(gè)該可變延遲單元被配置為產(chǎn)生三角波電壓，基于該三角波電壓產(chǎn)生方 波電壓，并且輸出延遲信號(hào)，該三角波電壓具有對(duì)應(yīng)于該第一和第二電流控 制電壓的坡度。
17. 權(quán)利要求16的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元包括電容， 并且當(dāng)該延遲單元的輸入處于第 一邏輯電平時(shí)，每一個(gè)該可變延遲單元被配 置為通過(guò)由該第一電流控制電壓控制的第一可變電阻器件對(duì)該電容充電，并 且當(dāng)該延遲單元的輸入處于第二邏輯電平時(shí)，被配置為通過(guò)由該第二電流控 制電壓控制的第二可變電阻器件對(duì)該電容放電，來(lái)產(chǎn)生該三角波電壓。
18. 權(quán)利要求17的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元進(jìn)一步包 括滯后緩存器，當(dāng)該三角波電壓大于第一臨界值時(shí)，該滯后緩存器被配置為 產(chǎn)生處于該第一邏輯電平的該方波電壓，當(dāng)該三角波電壓小于第二臨界值時(shí)， 被配置為產(chǎn)生處于該第二邏輯電平的該方波電壓。
19. 權(quán)利要求18的該時(shí)鐘乘法器，其中該方波電壓是一個(gè)延遲信號(hào)，該 延遲信號(hào)具有與該輸入時(shí)鐘信號(hào)的占空比成比例的占空比。
20. 權(quán)利要求16的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元包括 電容；第一開關(guān)，當(dāng)該延遲單元的輸入處于第一邏輯電平時(shí)，該第一開關(guān)被配 置為接通；上拉電流電路，當(dāng)該第一開關(guān)祐L接通時(shí)，-故配置為通過(guò)由該第一電流控 制電壓控制的第一可變電阻器件對(duì)該電容充電；以及滯后緩存器，被配置為接收該三角波電壓，并且當(dāng)該三角波電壓大于第 一臨界值時(shí)，產(chǎn)生處于該第一邏輯電平的該延遲輸入時(shí)鐘信號(hào)。
21. 權(quán)利要求20的該時(shí)鐘乘法器，其中每一個(gè)該可變延遲單元進(jìn)一步包括第二開關(guān)，當(dāng)該延遲單元的輸入處于第二邏輯電平時(shí)，該第二開關(guān)被配 置為接通；以及下拉電流電路，當(dāng)該第二開關(guān)被接通時(shí)，被配置為通過(guò)由該第二電流控 制電壓控制的可變電阻器件對(duì)該電容放電，并且其中該滯后緩存器被配置為接收該三角波電壓，并且當(dāng)該三角波電壓小 于第二臨界值時(shí)，被配置為產(chǎn)生處于該第二邏輯電平的該延遲輸入時(shí)鐘信號(hào)。
22. 權(quán)利要求16的該時(shí)鐘乘法器，其中該占空比控制電路被配置為基于 該第一和第二電流控制電壓產(chǎn)生內(nèi)部邏輯信號(hào)，和被配置為對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行邏輯"或"操作，從而修改該輸入時(shí)鐘信號(hào)的占空 比。
23. 權(quán)利要求16的該時(shí)鐘乘法器，其中該占空比控制電路包括電容，并且該占空比控制電路被配置為當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，通過(guò)由該第一電流控制電壓 控制的第三可變電阻器件，對(duì)該電容充電；當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，通過(guò)由該第二電流控制電壓 控制的第四可變電阻器件，對(duì)該電容放電以產(chǎn)生該內(nèi)部邏輯信號(hào)；以及對(duì)該內(nèi)部邏輯信號(hào)和該輸入時(shí)鐘信號(hào)執(zhí)行邏輯"或"操作。
24. 權(quán)利要求16的該時(shí)鐘乘法器，其中該電壓-電流轉(zhuǎn)換器根據(jù)該控制電 壓產(chǎn)生可變電流以將該第一和第二電流控制電壓提供給該可變延遲單元。
25. 權(quán)利要求16的該時(shí)鐘乘法器，其中該相位-頻率檢測(cè)器被配置為將K, K是從1到M的自然數(shù)，個(gè)可變延遲模塊的第L, L是從1到N的自然數(shù)， 個(gè)延遲信號(hào)的相位和頻率與J, J是從1到M但不等于K的整數(shù)，個(gè)可變延 遲模塊的第L個(gè)延遲信號(hào)的相位和頻率進(jìn)行比較，并且被配置為基于該比較 結(jié)果產(chǎn)生該控制信號(hào)。
26. —種時(shí)鐘發(fā)生器，包括基于延遲鎖定環(huán)DLL的時(shí)鐘乘法器，其被配置為將輸入時(shí)鐘信號(hào)的該頻 率I乘以相乘系數(shù)P;基于鎖相環(huán)PLL的時(shí)鐘乘法器，被配置為將該基于DLL的時(shí)鐘乘法器 的輸出信號(hào)乘以相乘系數(shù)M產(chǎn)生具有是該輸入時(shí)鐘信號(hào)的頻率I的P X M倍 頻率的時(shí)鐘信號(hào)；以及分頻器，被配置為通過(guò)由該相乘系數(shù)P分頻來(lái)自該基于PLL的時(shí)鐘乘法 器的該時(shí)鐘信號(hào)的頻率以產(chǎn)生具有該輸入時(shí)鐘頻率I的M倍頻率的時(shí)鐘信
27. 權(quán)利要求26的該時(shí)鐘發(fā)生器，其中該基于DLL的時(shí)鐘乘法器包括 相位-頻率檢測(cè)器，被配置為基于輸入時(shí)鐘信號(hào)產(chǎn)生控制信號(hào)； M可變延遲模塊，每一個(gè)都包括N個(gè)可變延遲單元，該可變延遲單元的每一個(gè)被配置為基于該修改過(guò)的輸入信號(hào)產(chǎn)生三角波電壓，基于該三角波電 壓產(chǎn)生方波電壓修改該輸入時(shí)鐘信號(hào)的延遲，其中該三角波電壓的上升沿和 下降沿分別對(duì)應(yīng)于第 一和第二電流控制電壓；其中基于該相位-頻率檢測(cè)器的該控制信號(hào)產(chǎn)生該第 一和第二電流控制 電壓。
28. 權(quán)利要求27的該時(shí)鐘發(fā)生器，其中每一個(gè)該可變延遲單元包括電容， 且每一個(gè)該可變延遲單元被配置為當(dāng)該延遲單元的輸入處于第一邏輯電平時(shí)，通過(guò)由該第一電流控制電壓 控制的第一可變電阻器件，對(duì)其電容充電；以及當(dāng)該延遲單元的輸入處于第二邏輯電平時(shí)，通過(guò)由該第二電流控制電壓 控制的第二可變電阻器件，對(duì)其電容放電。
29. 權(quán)利要求27的該時(shí)鐘發(fā)生器，其中每一個(gè)該可變延遲單元包括滯后 緩存器，并且當(dāng)該三角波電壓大于第一臨界值時(shí)，該滯后緩存器被配置為產(chǎn) 生處于該第一邏輯電平的該方波電壓，并且當(dāng)該三角波電壓小于第二臨界值 時(shí)，被配置為產(chǎn)生處于該第二邏輯電平該方波電壓。
30. 權(quán)利要求29的該時(shí)鐘發(fā)生器，其中該方波電壓的占空比與該輸入時(shí) 鐘信號(hào)的占空比成比例。
31. 權(quán)利要求27的該時(shí)鐘發(fā)生器，其中每一個(gè)該可變延遲單元包括 電容； 第一開關(guān)，當(dāng)該延遲單元的輸入處于第一邏輯電平時(shí)，該第一開關(guān)被配置為接通；上拉電流電路，當(dāng)該第一開關(guān)被接通時(shí)，被配置為通過(guò)由該第一電流控 制電壓控制的可變電阻器件對(duì)該電容充電；以及滯后緩存器，被配置為接收該三角波電壓，并且當(dāng)該三角波電壓大于第 一臨界值時(shí)，被配置為產(chǎn)生具有該第 一邏輯電平的該延遲輸入時(shí)鐘信號(hào)。
32. 權(quán)利要求31的該時(shí)鐘發(fā)生器，其中每一個(gè)該可變延遲單元進(jìn)一步包括第二開關(guān)，當(dāng)該延遲單元的輸入處于第二邏輯電平時(shí)，該第二開關(guān)被配 置為接通；以及下4i電流電if各，當(dāng)該第二開關(guān)^皮4矣通時(shí)，^皮配置為通過(guò)由該第二電流控 制電壓控制的第二可變電阻器件對(duì)該電容放電，并且其中該滯后緩存器被配置為接收該三角波電壓，并且當(dāng)該三角波電壓小 于第二臨界值時(shí)，被配置為產(chǎn)生具有該第二邏輯電平的該延遲輸入時(shí)鐘信號(hào)。
33. 權(quán)利要求26的該時(shí)鐘發(fā)生器，進(jìn)一步包括占空比控制電路，其被配 置為基于該第一和第二電流控制電壓產(chǎn)生內(nèi)部邏輯信號(hào)，并且被配置為對(duì)該 輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行邏輯"或"操作，從而修改該輸入時(shí)鐘 信號(hào)的占空比。
34. 權(quán)利要求33的該時(shí)鐘發(fā)生器，其中該占空比控制電路包括電容，并 且當(dāng)該輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第一邏輯電平時(shí)，該占空比控制電路被配置為通 過(guò)由該第一電流控制電壓控制的第三可變電阻器件對(duì)該電容充電，并且當(dāng)該 輸入時(shí)鐘信號(hào)對(duì)應(yīng)于第二邏輯電平時(shí)，被配置為通過(guò)由該第二電流控制電壓 控制的第四可變電阻器件對(duì)該電容放電，并且對(duì)該內(nèi)部邏輯信號(hào)和該輸入時(shí) 鐘信號(hào)執(zhí)行邏輯"或"操作。
35. 權(quán)利要求27的該時(shí)鐘發(fā)生器，進(jìn)一步包括電壓-電流轉(zhuǎn)換器，被配置 為根據(jù)基于該相位-頻率檢測(cè)器的控制信號(hào)所產(chǎn)生的控制電壓，產(chǎn)生第一和第 二電流控制電壓，并且通過(guò)將該第 一和第二電流控制電壓輸出至該可變延遲 單元，在該可變延遲單元中發(fā)射該可變電流。
36. 權(quán)利要求27的該時(shí)鐘發(fā)生器，其中該相位-頻率檢測(cè)器被配置為將K， K是從1到M的整數(shù)，個(gè)可變延遲模塊中的第L, L是從1到N的整數(shù)，個(gè) 延遲信號(hào)的相位和頻率與J, J是從1到M但不等于K的自然數(shù)，個(gè)可變延遲模塊中的第L個(gè)延遲信號(hào)的相位和頻率進(jìn)行比較，并且被配置為基于該比 較結(jié)果產(chǎn)生該控制信號(hào)。
37. —種倍增輸入時(shí)鐘信號(hào)的方法，包括基于來(lái)自相位-頻率檢測(cè)器的控制信號(hào)，產(chǎn)生第一和第二電流控制電壓； 通過(guò)基于該輸入時(shí)鐘信號(hào)產(chǎn)生三角波電壓，以及通過(guò)在每一個(gè)該延遲單 元中，基于該三角波電壓產(chǎn)生方波電壓，控制通過(guò)多個(gè)延遲單元中每一個(gè)的 該輸入時(shí)鐘信號(hào)的延遲，該三角波電壓具有分別對(duì)應(yīng)于該第一和第二電流控 制電壓的上升沿和下降沿。
38. 權(quán)利要求37的該方法，進(jìn)一步包括基于該第 一和第二電流控制電壓修改該輸入時(shí)鐘信號(hào)的占空比，來(lái)產(chǎn)生 修改過(guò)的輸入信號(hào)；基于該修改過(guò)的輸入信號(hào)產(chǎn)生多個(gè)延遲信號(hào)，每一個(gè)該延遲信號(hào)具有與 該輸入時(shí)鐘信號(hào)的占空比成比例的占空比；以及基于該延遲信號(hào)產(chǎn)生多個(gè)倍增時(shí)鐘。
39. 權(quán)利要求38的該方法，其中修改該輸入時(shí)鐘信號(hào)的占空比包括 基于該第 一 和第二電流控制電壓產(chǎn)生內(nèi)部邏輯信號(hào)；以及 對(duì)該輸入時(shí)鐘信號(hào)和該內(nèi)部邏輯信號(hào)執(zhí)行邏輯"或"操作，從而修改該輸入時(shí)鐘信號(hào)的占空比。
40. 權(quán)利要求37的該方法，其中在每一個(gè)延遲單元中產(chǎn)生該三角波電壓 包括通過(guò)由第一電流控制電壓控制的第 一可變電阻器件對(duì)電容充電；以及 通過(guò)由第二電流控制電壓控制的第二可變電阻器件對(duì)電容放電。
41. 權(quán)利要求40的該方法，其中在每一個(gè)延遲單元中基于該三角波電壓 產(chǎn)生該方波電壓包4舌當(dāng)該三角波電壓大于第一臨界值時(shí)，產(chǎn)生處于該第一邏輯電平的該方波 電壓；以及當(dāng)該當(dāng)該三角波電壓小于第二臨界值時(shí)，產(chǎn)生處于該第二邏輯電平的該 方波電壓。
42. —種可變延遲單元包括反相器，其包括上拉電路，連接在電源電壓與該反相器的輸出之間，以 及下拉電路，連接在該反相器的輸出與接地電壓之間；電容，與該反相器的輸出相連；以及 滯后緩存器，與該反相器的輸出相連。
43. 權(quán)利要求42的該可變延遲單元，其中該上拉電路包括 第一開關(guān)，由該反相器的輸出處的電壓控制；以及第 一可變電阻器件，由第 一電流控制電壓控制并且與該第 一開關(guān)串聯(lián)； 并且其中該下拉電路包括第二開關(guān)，逆向地由該反相器的輸入處的電壓控制；以及第二可變電阻器件，由第二電流控制電壓控制并且與該第二開關(guān)串聯(lián)。
44. 權(quán)利要求42的該可變延遲單元，其中當(dāng)該反相器輸出端電壓大于第 一臨界值時(shí)，該滯后緩存器被配置為產(chǎn)生處于第一邏輯電平的該方波電壓， 并且當(dāng)該反相器輸出端電壓小于第二臨界值時(shí)，該滯后緩存器被配置為產(chǎn)生 處于第二邏輯電平的該方波電壓。
全文摘要
一種時(shí)鐘乘法器包括相位-頻率檢測(cè)器、電壓-電流轉(zhuǎn)換器、占空比控制電路、多個(gè)可變延遲單元以及邊緣組合器。該相位-頻率檢測(cè)器產(chǎn)生控制信號(hào)。該電壓-電流轉(zhuǎn)換器轉(zhuǎn)換該控制信號(hào)來(lái)產(chǎn)生第一和第二電流控制電壓。該占空比控制電路基于該第一和第二電流控制電壓，修改輸入時(shí)鐘信號(hào)的該占空比。每一個(gè)該可變延遲單元基于該修改過(guò)的輸入信號(hào)產(chǎn)生三角波電壓，并且基于該三角波電壓產(chǎn)生方波電壓，來(lái)產(chǎn)生延遲信號(hào)。該邊緣組合器基于來(lái)自該可變延遲單元的該延遲信號(hào)產(chǎn)生多個(gè)倍增時(shí)鐘。
文檔編號(hào)H03L7/099GK101132176SQ200710141779
公開日2008年2月27日 申請(qǐng)日期2007年8月21日 優(yōu)先權(quán)日2006年8月21日
發(fā)明者金友石 申請(qǐng)人:三星電子株式會(huì)社